Altifigence Academy

13 / 63 · Konsep

DEMUX dan dekoder: mengirim data ke jalur pilihan

Bandingkan arah dan peran MUX, DEMUX, serta dekoder, lalu verifikasi one-hot dan one-hot-or-zero.

MUX mengumpulkan, DEMUX membagikan

MUXMultiplekser Rangkaian kombinasional yang menghubungkan satu dari beberapa masukan ke keluaran menurut seleksi. Hubungan bit seleksi dan nomor masukan harus ditetapkan. Selengkapnya meneruskan satu dari beberapa masukan data ke keluaran. DEMUXDEMUX Rangkaian yang mengirim satu data ke keluaran pilihan sinyal seleksi. Nilai keluaran yang tidak dipilih juga harus ditetapkan. meneruskan satu data d ke keluaran pilihan dan menetapkan keluaran lainnya 0. Untuk DEMUX 1-ke-4 dengan alamat s1s0s_1s_0:

y0=ds1‾s0‾,y1=ds1‾s0,y2=ds1s0‾,y3=ds1s0y_0=d\overline{s_1}\overline{s_0},\quad y_1=d\overline{s_1}s_0,\quad y_2=ds_1\overline{s_0},\quad y_3=ds_1s_0

Fungsi sama melalui dekoder dengan enable

Pada gambar, baca a1 dan a0 sebagai alamat pilihan serta enable sebagai data d. Keluaran d0–d3 bersesuaian dengan y0–y3. Fungsi kombinasional yang sama dapat memiliki nama berbeda sesuai konteks pemakaian.

Membaca enable sebagai data membentuk DEMUX

d[i] = enable AND (2 × a1 + a0 = i)

Jika alamat 10 dan data 1, hanya y2 yang 1. Jika d=0, keluaran terpilih pun 0. Jadi syarat one-hotOne-hot Representasi dengan tepat satu bit bernilai 1. Jika semua nol juga diizinkan, istilahnya one-hot-or-zero. Selengkapnya “tepat satu 1” tidak benar untuk seluruh operasi; syarat yang benar adalah “maksimal satu 1”, atau one-hot-or-zero.

Bedakan seleksi dan kejadian penulisan

Untuk menulis satu dari empat registerRegister Rangkaian penyimpan beberapa bit keadaan. Register sinkron mata kuliah ini menangkap masukan yang ditentukan pada tepi clock. Selengkapnya, write_en dapat menjadi d dan alamat menjadi seleksi. Namun, dekoderDekoder Rangkaian yang mengaktifkan jalur keluaran sesuai kode biner. Dengan enable, seluruh keluaran dapat menjadi 0 saat dinonaktifkan. Selengkapnya tidak menyimpan nilai. Register menerima write enable dan data pada tepi clock lalu menyimpannya. Perubahan seleksi kombinasional tidak langsung mengubah nilai tersimpan.

Seleksi dan penyimpanan adalah dua tahap
  1. Alamat + write_en: Tentukan tempat menulis dan izin penulisan
  2. Dekoder: Bentuk enable hanya untuk register pilihan
  3. Tepi clock: Register pilihan menyimpan data

Periksa nilai keluaran terpilih serta seluruh keluaran lain yang wajib 0. Empat kombinasi d=0 dan empat kombinasi d=1 berjumlah delapan. Pengujian fungsi ini tidak menjamin tidak adanya glitch selama perubahan alamat.

Coba sendiri

Untuk s1s0=01, tentukan y3y2y1y0 saat d=1 dan d=0. Kapan pemeriksaan yang mewajibkan tepat satu enable register aktif akan gagal?

Baca penjelasan

Hasilnya berturut-turut 0010 dan 0000. Jika d atau write_en adalah 0, tidak ada keluaran aktif merupakan perilaku normal. Syarat “tepat satu” hanya berlaku saat d=1.

Pilihan berlaku di peramban ini. Ubah kapan saja di bagian bawah halaman.