22 / 63 · Konsep

Transisi keadaan sinkron dan peran clock

Tafsirkan sistem sinkron sebagai sekumpulan register yang membaca keadaan lama yang sama.

Seluruh keadaan diperbarui pada tepi yang sama

Untuk vektor keadaan $Q_k$ dan masukan $X_k$ rangkaian sinkron, kontrak utamanya adalah:

Q_{k+1}=F(Q_k,X_k),\qquad Y_k=G(Q_k,X_k)

F adalah fungsi keadaan berikutnya dan G fungsi keluaran. Clock tidak menentukan isi perhitungan, melainkan kapan hasil keadaan berikutnya disimpan. Beberapa register^{Register Rangkaian penyimpan beberapa bit keadaan. Register sinkron mata kuliah ini menangkap masukan yang ditentukan pada tepi clock. Selengkapnya} masing-masing menentukan nilai berikutnya dari keadaan lama yang sama.

Q melewati F untuk membentuk masukan keadaan berikutnya. Nilai tersimpan kembali sebagai Q pada interval berikutnya: pisahkan perhitungan di antara tepi dari penyimpanan pada tepi.

Hitung keadaan berikut dari keadaan lama

Keadaan saat ini Q: Tahan di antara tepi clock
F(Q, X): Hitung dari masukan dan keadaan lama
Simpan pada tepi: Hasil menjadi Q berikutnya

Periode clock harus memenuhi jalur paling lambat

Nilai baru membutuhkan waktu untuk keluar dari register awal, melewati logika, dan tiba di register berikutnya. Margin setup^{Setup Waktu minimum data harus stabil sebelum tepi tangkap. Jika dilanggar, hasil tersimpan tidak dijamin. Selengkapnya} juga harus tersedia sebelum tepi selanjutnya. Kode yang pendek tidak menjamin frekuensi tinggi.

Periode 10 ns berarti 100 MHz.

f=\frac{1}{T}

Jangan lewatkan konversi satuan: kebalikan 1 ns adalah 1 GHz, sedangkan kebalikan 1 ps adalah 1 THz. Periode simulasi mengatur jadwal masukan, bukan hasil pengukuran kemampuan frekuensi rangkaian fisik.

Menafsirkan sinyal di antara tepi

Keluaran register mempertahankan keadaan hingga tepi valid berikutnya, sedangkan keluaran kombinasional dapat berubah di antaranya. Pengecualian bergantung antara lain pada reset^{Reset Kontrol yang mengembalikan keadaan ke nilai awal tertentu. Sifat sinkron/asinkron dan prioritas terhadap kontrol lain harus ditetapkan. Selengkapnya} sinkron atau asinkron. Praktikum yang disediakan memakai satu clock dan reset sinkron.

Tentukan waktu valid masukan, pembaruan keadaan, dan pengamatan keluaran sebelum membaca gelombang. Persamaan keadaan lebih tepat daripada tafsir perangkat lunak “satu baris kode dijalankan per clock”.

Coba sendiri

Berapa periode clock 200 MHz? Untuk dua register dengan clock sama, a<=d; b<=a;, apakah b menerima a yang baru diperbarui pada tepi itu?

Baca penjelasan

Periodenya 5 ns. b menerima a tepat sebelum tepi. Kedua register menghitung dari keadaan lama yang sama, sehingga d baru tidak melewati dua tahap dalam satu tepi.