Botones reales: sincronización, antirrebote y un único evento

Una pulsación puede producir muchas transiciones

Un contacto mecánico puede cerrarse y abrirse varias veces antes de estabilizarse. Además, el botón cambia asíncronamente respecto al reloj. Sincronizar lo introduce en el dominio de reloj; eliminar rebotes interpreta transiciones repetidas breves como un estado estable. Dos flip-flops^{iFlip-flop Elemento que captura la entrada en el flanco de reloj especificado y la conserva hasta el siguiente. La entrada debe cumplir setup y hold. Más información} no eliminan automáticamente el rebote.

Este flujo supone un nivel de botón de un bit mantenido suficiente tiempo. Pulsos breves, datos multibit coherentes y el tratamiento de relojes asíncronos requieren otros diseños.

Regla de N muestras consecutivas

Sea q el estado aceptado, x la entrada sincronizada y count el número de muestras consecutivas diferentes de q. Si x=q, borre count. Si x≠q, increméntelo y, en la enésima muestra consecutiva, acepte q=x y ponga count de nuevo a 0.

Para N=3 y q inicial 0, cada columna es un instante de muestreo de la entrada sincronizada, no una tensión física de contactos.

Especifique latencia y ancho del contador

Con intervalo $T_s$, la aceptación tarda aproximadamente entre $(N-1)T_s$ y $NT_s$ según la fase del cambio, más la latencia del sincronizador. Para exigir conservadoramente «estable durante 10 ms», considere también el intervalo entre la primera y última muestra al elegir N. Cambios breves entre muestras pueden pasar inadvertidos: coincidencia consecutiva no demuestra tensión físicamente constante durante todo el intervalo. Defina características del interruptor y muestreo conjuntamente.

Si count solo almacena 0 a N−1, requiere $\max(1,\lceil\log_2 N\rceil)$ bits. Trate también N=1, que debe aceptar ya la primera muestra opuesta; importa el orden de comparación con N−1.

Una pulsación, un evento

Si q_next es el nuevo estado aceptado, $rise=\overline q\,q_{next}$. La tabla genera el evento en la misma muestra de aceptación. Comparar q con una copia retrasada un ciclo en otro registro^{iRegistro Circuito que almacena varios bits de estado. Los registros síncronos de este curso capturan la entrada especificada en el flanco de reloj. Más información} puede añadir latencia según dónde se observe; especifique también cuándo se consume el evento.