23 / 63 · Conceito

Seleção combinacional e latência de uma saída registrada

Analise como interface e latência mudam ao armazenar a saída de um MUX.

Por que registrar uma saída

A saída combinacional de um MUX^{Multiplexador Circuito combinacional que conecta uma dentre várias entradas à saída conforme um sinal de seleção. É preciso especificar a correspondência entre os bits de seleção e os números das entradas. Saiba mais} pode variar sempre que dados ou seleção mudam. Um registrador^{Registrador Circuito que armazena vários bits de estado. Os registradores síncronos deste curso capturam a entrada especificada na borda de clock. Saiba mais} seguinte permite que o próximo estágio use um valor definido numa fronteira de clock, alterando latência e instante de observação.

Para entradas $a_k,b_k,s_k$ preparadas logo antes de k e valor $q_{k+1}$ armazenado depois:

y_k=\overline{s_k}a_k+s_kb_k,\qquad q_{k+1}=y_k

Ao falar de latência, defina sempre quando a entrada é apresentada e a saída observada. Numa interface que define ambas como saídas de registradores, a quantidade de estágios intermediários determina os ciclos de latência.

Desenhe primeiro uma cronologia curta

Antes da borda	a	b	sel	y	q após a borda
1	0	1	0	0	0
2	0	1	1	1	1
3	1	0	1	0	0

Se sel mudar entre 1 e 2, y muda primeiro e q é mantido até 2. Comparar imediatamente q com a mudança de entrada pode parecer um erro de um ciclo.

As colunas abaixo são observações ordenadas, não intervalos temporais uniformes. a=0 e b=1 são fixos. Observe q sendo mantido desde a mudança de sel até a próxima borda.

Ordem em que primeiro y muda e depois q

Ver os dados da forma de onda

Dados da forma de onda: cada caractere é um intervalo; um ponto mantém o estado anterior; p representa um ciclo de clock.
Sinal	Forma de onda	Valores do barramento
evento	`23452`	E1 depois → sel → 1 → E2 depois → sel → 0 → E3 depois
sel	`01.0.`
y	`01.0.`
q	`0.1.0`

O que um registrador não resolve

Uma entrada instável perto da borda de captura continua insegura com um registrador. Uma seleção vinda de outro domínio de clock exige sincronização específica. Também não desaparecem todos os pulsos espúrios de y. Confira se a interface consome apenas q ou se também usa y por outro caminho.

Experimente

Considere registrador de entrada → MUX → registrador de saída com o mesmo clock. Em qual borda o novo valor lançado em k normalmente chega ao registrador de saída?

Ler a explicação

Em k+1, para um caminho síncrono normal de um ciclo. Em k, o registrador de saída observa o valor anterior do registrador de entrada; o novo valor passa por clock-to-Q e pelo atraso combinacional para preparar a próxima borda. Ele não atravessa instantaneamente ambos na mesma borda.