Ir para o conteúdo

Altifigence Academy

Cursos Meu aprendizado

English 한국어 日本語 Русский Español 简体中文繁體中文 Deutsch Português (Brasil)हिन्दी Tiếng Việt Français Bahasa Indonesia Italiano

Nenhum idioma correspondente.

Conta da Academy

Configurações da conta Switch account Estúdio de conteúdo Entrar

← Meu aprendizado

Circuitos lógicos digitais

Sumário do curso

Continuar aprendendo

Sumário do curso

Selecionar tudo

01Sinais digitais e representação de números

○Sinais digitais: quando uma tensão representa 0 ou 1Conceito

○Sistemas numéricos e representação de largura fixaConceito

02Portas básicas e tabelas-verdade

○Portas básicas: AND, OR, NOT e BUFFERConceito

○NAND, NOR e símbolos de inversãoConceito

○XOR e XNOR: igualdade, diferença e paridadeConceito

○Portas universais: construa circuitos apenas com NANDConceito

03Das expressões lógicas ao projeto de circuitos

○Álgebra booleana, transformações equivalentes e custo de implementaçãoConceito

○Da tabela-verdade à expressão: mintermos, maxtermos, SOP e POSConceito

○Mapas de Karnaugh e condições de don’t-careConceito

○Prática de projeto: da especificação à maioria de três entradasPrática

04Circuitos de endereçamento e seleção

○Decodificadores, seleção one-hot e entradas válidasConceito

○Codificadores e prioridade: escolha uma entre várias solicitaçõesConceito

○DEMUX e decodificador: envie dados pelo caminho selecionadoConceito

○Sinais e portas: contratos de largura, direção e tempoConceito

○Da tabela-verdade ao MUX e à expansão de ShannonConceito

05Circuitos aritméticos e largura de bits

○Somadores e propagação do carryConceito

○Complemento de dois, extensão de sinal e overflowConceito

○Comparadores e especificação dos limitesConceito

06Latches, flip-flops e armazenamento de estado

○O início da memória: realimentação e latches SR e DConceito

○Flip-flop D: do nível à bordaConceito

○Flip-flops, enable e prioridade de controleConceito

○Transições síncronas e função do clockConceito

07Implementação e verificação RTL de um MUX

○Seleção combinacional e latência de uma saída registradaConceito

○RTL combinacional e atribuições completasConceito

○Prática: teste exaustivo do MUX e análise da saída registradaPrática

○Instantes de amostragem e causalidade nas formas de ondaConceito

○Verificação do MUX: teste exaustivo e propriedadesConceito

○Verificação de projeto: equivalência de seleção e instante de observaçãoVerificação

08Contadores e projeto de estados discretos

○Quantidade de estados, largura do contador e códigos não usadosConceito

○Próximo estado do contador e prioridade do resetConceito

○Atribuições não bloqueantes e atualização simultâneaConceito

○Prática: verifique reset, retorno modular e invariantes do contadorPrática

○Contadores modulares, saturação e pulsos de términoConceito

○Depuração do contador e contraexemplos mínimosConceito

○Verificação de projeto: limites de largura, prioridade e retornoVerificação

09Registradores de deslocamento e fluxo de dados

○Índices de vetor, ordem de bits e sinalConceito

○Entrada serial e limites de quadroConceito

○Equações de estado do registrador de deslocamentoConceito

○Larguras de fatias, concatenação e repetição de bitsConceito

○Prática: verifique o movimento serial e a ordem dos bitsPrática

○Distinga latência em ciclos e taxa de processamentoConceito

○Verificação do deslocamento e alinhamento entre dados e validConceito

○Verificação de projeto: latência, alinhamento e preservação das entradasVerificação

10Temporização, entradas reais e projeto integrado

○Setup, hold e orçamento temporalConceito

○Hazards lógicos e limites da equivalênciaConceito

○Cruzamentos de domínios de clock e metaestabilidadeConceito

○Botões reais: sincronização, debounce e um único eventoConceito

○Máquinas de estados: separe estado, transição e saídaConceito

○Plano de verificação, cobertura e referência independenteConceito

○Projeto integrado: detector do padrão 101 com sobreposiçãoConceito

11Aprofundamento opcional · Caminhos de dados aritméticos

○ALU e flags zero, negative, carry e overflowConceito

○Barrel shifter e estágios de MUXConceito

○Ponto fixo, arredondamento e saturaçãoConceito

○Multiplicador unsigned multiciclo por deslocamento e somaConceito

12Aprofundamento opcional · Memórias e FIFO

○Memória síncrona e contrato de colisões entre leitura e escritaConceito

○Banco de registradores de duas leituras e uma escrita com bypassConceito

○Ponteiros e políticas de fronteira de uma FIFO de clock únicoConceito

○Plano de verificação de FIFO e memória com scoreboard independenteConceito

13Aprofundamento opcional · Pipelines e interfaces

○Ready/valid e um buffer elástico de uma posiçãoConceito

○Pipeline de multiplicação e soma e alinhamento de dadosConceito

○Pipeline com parada e backpressureConceito

○Interface de registradores e instante dos efeitos de uma operaçãoConceito

○Prática integradora: transmissor UART e temporização de quadrosConceito

Altifigence Academy Explorar cursos ↗

Aprendizado

Todos os cursos
Meu aprendizado
Primeiros passos

Ferramentas e recursos

Documentação
Digital Design Studio
PCCX Docs
PCCX GitHub

Conta e ajuda

Configurações da conta
Sobre a Altifigence
Entre em contato
Aviso de privacidade

© 2026 Altifigence

Privacidade Termos Aviso de cookies Preferências de cookies

Voltar ao topo ↑

Cookies e conteúdo externo

Usamos armazenamento para login e recursos de aprendizado solicitados. Vídeos do YouTube só carregam com sua permissão. É possível consultar cursos e aulas sem armazenamento opcional. Detalhes

Preferências de cookies

Sua escolha vale neste navegador. Altere-a a qualquer momento no rodapé.

Armazenamento necessário

Permite login seguro, registros e configurações solicitados e suas escolhas de privacidade.

Sempre ativo

Vídeo externo — YouTubeSe permitido, Google/YouTube recebe seu IP e informações do navegador e pode usar cookies ou armazenamento do dispositivo. Política de Privacidade do Google

Não usamos rastreadores de publicidade ou análise. Sua escolha é salva por 180 dias, separada do login e da aceitação de termos.