Flip-flop D: do nível à borda

Estar em 1 e passar para 1 são condições diferentes

Um latch^{iLatch Elemento de armazenamento que acompanha a entrada enquanto o controle está ativo e mantém o valor quando está inativo. É diferente do flip-flop, que captura apenas em uma borda. Saiba mais} ativo em nível alto acompanha D durante todo CLK=1. Um flip-flop^{iFlip-flop Elemento que captura a entrada na borda de clock especificada e a mantém até a próxima. A entrada deve cumprir setup e hold.} D de borda de subida^{iBorda de subida Instante em que o clock passa de 0 para 1. É diferente do nível alto, que abrange todo o intervalo com CLK=1.} captura D quando CLK passa de 0 para 1 e o mantém até a próxima borda de subida. Um simples condicional clk=1 não representa os dois comportamentos.

Faça esta comparação:

1. Com CLK=0, mude D para 1. Ambas as Q continuam em 0.
2. Suba CLK para 1. Ambas as Q passam para 1.
3. Mantenha CLK=1 e mude D para 0. Somente Q do latch vai para 0.
4. Baixe CLK para 0 e suba novamente para 1. Q do flip-flop captura 0.

Um ciclo de um circuito sequencial

Se a saída Q atravessa lógica combinacional para gerar a próxima entrada D, ocorre uma transição de estado. Chamando $D_k$ a entrada antes da borda e $Q_{k+1}$ o estado posterior, o modelo ideal é:

A saída física muda após o atraso clock-to-Q, não instantaneamente na borda. Como vários flip-flops capturam suas próprias entradas na mesma borda, eles calculam o próximo estado a partir dos estados anteriores dos demais. Essa é a base de contadores e registradores^{iRegistrador Circuito que armazena vários bits de estado. Os registradores síncronos deste curso capturam a entrada especificada na borda de clock.} de deslocamento.

Setup e hold são condições da captura

D deve permanecer estável durante setup^{iSetup Tempo mínimo durante o qual a entrada deve permanecer estável antes da borda de captura. Se for violado, o valor armazenado não é garantido. Saiba mais} antes da borda e hold^{iTempo de hold Tempo mínimo durante o qual a entrada deve permanecer estável após a borda de captura. Pelo contexto, deve ser distinguido da simples manutenção de um valor. Saiba mais} depois. Se mudar perto da borda, não se garante simplesmente «valor antigo ou novo»; pode haver metaestabilidade. A prática não simula esse fenômeno analógico.

Um registrador agrupa vários flip-flops. Ter oito bits de largura não garante que suas oito entradas formem um único valor coerente: são necessárias condições temporais e regras de transferência comuns.

Estado inicial e reset

Iniciar Q=0 na simulação não significa que o hardware ligue necessariamente em 0. A próxima aula acrescenta reset e enable para especificar inicialização e manutenção. Reset síncrono atua na borda; assíncrono atua independentemente dela, mas também exige atenção à sua desativação.