Reale Taster: Synchronisation, Entprellung und ein Ereignis

Ein Tastendruck kann viele Wechsel enthalten

Mechanische Kontakte können vor dem Einschwingen mehrfach schließen und öffnen. Zugleich ist der Taster zum Systemtakt asynchron. Synchronisieren behandelt die Übernahme in eine Taktdomäne; Entprellen fasst kurze wiederholte Wechsel zu einem stabilen Zustand zusammen. Zwei Flipflops^{iFlipflop Speichert den Eingang an einer festgelegten Taktflanke bis zur nächsten. Die Eingabe muss Setup und Hold erfüllen. Mehr erfahren} beseitigen Prellen nicht automatisch.

Der Ablauf setzt einen lange genug gehaltenen Einzelbitpegel voraus. Kurze Pulse, kohärente Mehrbitübertragung und asynchrone Taktsignale selbst benötigen eigene Entwürfe.

Regel für N aufeinanderfolgende Samples

q sei der bestätigte Zustand, x der synchronisierte Eingang und count die Zahl aufeinanderfolgender Samples ungleich q. Bei x=q wird count=0. Bei x≠q wird gezählt; beim N-ten aufeinanderfolgenden Sample wird q=x und count=0.

Für N=3 und anfangs q=0 entspricht jede Spalte einem Abtastzeitpunkt des synchronisierten Eingangs, nicht der analogen Kontaktspannung.

Latenz und Zählerbreite ausdrücklich festlegen

Bei Abtastabstand $T_s$ dauert die Bestätigung je nach Eingangsphase etwa $(N-1)T_s$ bis $NT_s$, zusätzlich zur Synchronisierlatenz. Eine konservative Forderung „10 ms stabil“ muss auch den Abstand zwischen erstem und letztem Sample berücksichtigen. Kurze Wechsel dazwischen können unbemerkt bleiben; gleiche Samples beweisen keine durchgehend konstante Spannung. Schaltercharakteristik und Abtastbedingungen sind gemeinsam festzulegen.

Speichert count nur 0 bis N−1, benötigt es $\max(1,\lceil\log_2 N\rceil)$ Bit. Behandeln Sie N=1: Schon das erste abweichende Sample muss bestätigt werden, daher zählt die Reihenfolge des N−1-Vergleichs.

Ein Tastendruck, ein Ereignis

Für bestätigten Folgezustand q_next gilt $rise=\overline q\,q_{next}$. Die Tabelle erzeugt das Ereignis im selben Sample wie die Bestätigung. Ein Vergleich von q mit einem separat um einen Zyklus verzögerten Register^{iRegister Speichert einen Zustand aus mehreren Bits. Die synchronen Register dieses Kurses übernehmen festgelegte Eingaben an Taktflanken. Mehr erfahren} kann je nach Beobachtung zusätzliche Latenz haben. Spezifizieren Sie auch, wann das Ereignis konsumiert wird.