43 / 63 · Wissensprüfung
Entwurfsprüfung: Latenz, Ausrichtung und Eingabeerhalt
Neben Schieberichtung auch Zahl gültiger Bewegungen und Beobachtungsbezug prüfen.
Lektionen sind frei lesbar. Schreibe dich ein, um deinen Fortschritt zu speichern.
Den Maßstab für Latenz festlegen
Das 3-Bit-RegisterRegister Speichert einen Zustand aus mehreren Bits. Die synchronen Register dieses Kurses übernehmen festgelegte Eingaben an Taktflanken. Mehr erfahren führt q <= {q[1:0], din} nur bei gültiger Eingabe aus; valid=0 hält q. Starten Sie nach ResetReset Steuerung zur Rückkehr in einen festgelegten Anfangszustand. Synchron/asynchron und Priorität gegenüber anderen Steuerungen müssen definiert werden. Mehr erfahren bei 0 und legen Sie an aufeinanderfolgenden steigenden FlankenSteigende Flanke Übergang des Takts von 0 auf 1. Nicht zu verwechseln mit dem gesamten hohen Pegelintervall CLK=1. Mehr erfahren (valid,din) = (1,1), (0,0), (1,0), (1,1) an.
Vier Flanken führen zu nur drei Verschiebungen. Prüfen Sie, ob Zustandsspur und Angabe „so viele Zyklen Latenz“ dieselben Bezugsbedingungen verwenden.
Jede Spalte dokumentiert eine steigende FlankeSteigende Flanke Übergang des Takts von 0 auf 1. Nicht zu verwechseln mit dem gesamten hohen Pegelintervall CLK=1. Mehr erfahren. Eingänge gelten unmittelbar davor, Zustände mit „after“ unmittelbar nach der Aktualisierung. Die Spalten zeigen die Reihenfolge der Abtastungen, keine physische LaufzeitLaufzeit Zeit nach einer Eingangsänderung, bis der Ausgang auf dem richtigen Wert stabil ist. Logische Äquivalenz und zeitliche Eigenschaften sind getrennte Aussagen. Mehr erfahren. Die Spalten entfalten die vorgegebene Eingabefolge. In Spalte zwei mit valid=0 hält der Zustand. Verwechseln Sie die Zahl der q-Änderungen nicht mit der Spaltenzahl.
Wellenformdaten anzeigen
| Signal | Wellenform | Buswerte |
|---|---|---|
| edge | 2345 | E0 → E1 → E2 → E3 |
| valid | 101. | |
| din | 10.1 | |
| accepted count | 2.34 | 1 → 2 → 3 |
| q after | 2.34 | 001 → 010 → 101 |
Weitere Entwurfsaufgabe
Bei Erweiterung zur PipelinePipeline Teilt Berechnungen durch Register in Stufen und verarbeitet mehrere Eingaben überlappend. Daten, valid und Steuersignale müssen stufengerecht ausgerichtet sein. Mehr erfahren mit acht Datenbits je Eingabe wären drei Datenstufen und nur eine valid-Stufe falsch. Daten und valid brauchen dieselben Bewegungsregeln oder gemeinsam entworfene Annahme- und Weitergaberegeln eines stoppbaren Puffers.
Selbst ausprobieren
Was wird das letzte q dieser Folge, wenn unabhängig von valid an jeder Flanke geschoben wird?
Erklärung lesen
Dann wird auch din=0 des invalid-Zyklus gespeichert: 001 → 010 → 100 → 001. Das letzte 001 unterscheidet sich vom ursprünglichen 101. Die Implementierung muss den Vertrag einhalten, ungültige Daten zu ignorieren.
Wie lauten das letzte q und die tatsächliche Zahl der Verschiebungen für die Eingabefolge mit valid?
Die Folge ist 000 → 001 → 001 → 010 → 101. An der zweiten Flanke mit valid=0 wird gehalten. Richtung, Bedingung und Anzahl der Verschiebungen müssen alle stimmen.