Addierer und Übertragsstrukturen

Die Summe einer Bitstelle braucht zwei Bits

Die Summe aus $a_i,b_i,c_i$ liegt zwischen 0 und 3. Daher braucht sie das Summenbit $s_i$ und den Übertrag $c_{i+1}$. Ungerade viele Einsen ergeben sum=1, mindestens zwei Einsen carry=1.

Mit Generate $g_i=a_ib_i$ und Propagate $p_i=a_i\oplus b_i$ gilt $c_{i+1}=g_i+p_ic_i$, wobei $+$ OR bedeutet. Ein Halbaddierer ist der Sonderfall ohne Übertragseingang: Summe durch XOR, Übertrag durch AND.

Ändern Sie die drei Eingänge und prüfen Sie stets a+b+cin = sum+2×cout. carry geht in die nächste Stelle ein und hat nicht dasselbe Gewicht wie sum.

Wie weit wandert der Übertrag?

Bei der 4-Bit-Addition 1111 + 0001 entsteht in Bit 0 ein Übertrag, der durch die übrigen drei Stellen läuft. Die gespeicherte Summe ist 0000, der höchste Übertrag 1. Bei Ripple-Carry kann die Berechnung höherer Stellen auf den Übertrag niedrigerer Stellen warten müssen.

Die aufgefaltete Gleichung zeigt Möglichkeiten paralleler Übertragsberechnung. Schnelle Addierer kombinieren Gruppen-Propagate und -Generate, benötigen aber einen Flächen-Zeit-Kompromiss unter Einbeziehung von Fan-in, Verdrahtung und Zellbibliothek. RTL-+ muss nicht als Ripple-Carry-Addierer realisiert werden.

Die Summenbreite im Entwurf festhalten

logic [3:0] a, b, sum;
logic cin, cout;
logic [4:0] wide_sum;
assign wide_sum = {1'b0, a} + {1'b0, b} + {4'b0000, cin};
assign sum = wide_sum[3:0];
assign cout = wide_sum[4];

Fünf Bit genügen für $15+15+1=31$. Entscheiden Sie zuerst, ob nur die unteren Summenbits, ein weitergeleiteter Übertrag oder Sättigung benötigt werden. Das Übungselement prüft die Wahrheitstabelle^{iWahrheitstabelle Vollständige Liste aller Eingangskombinationen mit jeweiligem Ausgang. Zeitliche Änderungen werden gesondert im Zeitdiagramm geprüft. Mehr erfahren} einer Volladdiererstelle; es misst keine Verzögerung einer synthetisierten Schaltung.