數位訊號：將電壓判讀為 0 與 1 的條件

修完課程應能完成什麼

本課程快速整理大學入門數位邏輯設計的觀念，並以實際電路加以確認。具備高中代數即可開始；基本程式設計經驗有助於 RTL 實作。首先串起 邏輯閘 → 組合電路 → 儲存元件 → 狀態機，後面的選修進階內容再延伸到資料路徑與介面。

這堂課的目標不只是背下「電壓高就是 1」，而是能說明：在哪個範圍、從哪個時間點開始，才保證得到正確的邏輯值。

邏輯值是對電壓的解讀

邏輯電路計算 $0$ 與 $1$，導線上的電壓卻是連續變動的。我們規定輸入不高於 $V_{IL}$ 時讀成 0，不低於 $V_{IH}$ 時讀成 1。兩個臨界值之間，兩種判定都不保證。實際允許的電壓範圍與臨界值由元件資料表決定。

以教學用的 3.3 V 電路為例。下列數值並非特定產品的規格。

1.4 V 並不是「第三種邏輯值」，而是超出數位模型對這個輸入提供保證的條件。輸入從 0 切換到 1 時會經過這個區域，因此還需要指定觀察輸出的時間。

輸出規格與輸入規格之間的餘裕

假設傳送端的最大低準位輸出 $V_{OL}=0.2\,\mathrm V$，最小高準位輸出 $V_{OH}=2.8\,\mathrm V$，則雜訊容限^{i雜訊容限是傳送端保證的輸出電壓與接收端輸入判定門檻之間的裕量，以靜態電壓規格的差值計算。}如下。

低準位輸出即使加上 +0.4 V 的雜訊，仍只有 0.6 V，落在低準位輸入範圍內。這是在符合電壓規格與負載條件下計算的靜態餘裕，不能只靠這個數值判斷短脈衝或配線反射。

同時考慮功能與時間條件

AND 的輸入為 11 時，輸出是 1，但並不保證輸入剛改變的瞬間輸出就已經是 1。將各路徑的最大閘延遲相加，再取最長者作為路徑上限。若串接的兩個閘最大延遲分別為 2 ns 與 3 ns，模型表示輸入穩定後最多等待 5 ns。

輸入不接線也不等於輸入 0。模擬器的 X 表示未知值，Z 表示高阻抗驅動狀態，兩者都不與某個實際電壓一一對應。本課程的按鈕操作練習使用穩定的 0/1 模型。

延伸閱讀：MIT OpenCourseWare — The Digital Abstraction

實作 · 親自跨越雜訊容限的邊界

1. 選擇傳送 0，輸出固定為最差條件的低準位 0.20 V。將雜訊移到 +0.60 V，接收電壓為 0.80 V，仍保證是 0。
2. 使用向右方向鍵將雜訊再增加 10 mV。接收電壓變為 0.81 V 時，判定會改成「不保證」，並不表示立刻變成 1。
3. 傳送 1 時，從輸出 2.80 V 減去雜訊。到 −0.80 V 為止仍保證接收到 1，到了 −0.81 V 就不再保證。
4. 更大的雜訊可能讓電壓進入另一側的有效區域。即使接收端判定為正常邏輯值，傳送的資料仍可能已經錯誤。電壓有效與資料正確是不同條件。

練習不會把超出 0～VDD 的輸入強制裁切到有效區域。實際元件允許的輸入範圍、箝位電流與暫態脈衝條件，需另外查閱資料表。此處不預測特定元件是否損壞或其動態反應。