19 / 63 · Concept

Les débuts de la mémoire : rétroaction et verrous SR et D

Comprendre les deux états stables du couplage croisé, l'entrée SR interdite et la transparence du verrou D.

Une sortie que les entrées actuelles ne suffisent pas à expliquer

Mémoriser une pression brève sur un bouton exige un état. Une sortie combinatoire dépend seulement des entrées actuelles ; dans un circuit de stockage, l'état précédent influence aussi le résultat.

Un verrou SR^{Verrou Élément de stockage suivant l'entrée quand sa commande est active et conservant sa valeur sinon. Il diffère d'une bascule capturant seulement au front.} actif à l'état haut, composé de deux NOR croisés, vérifie :

Q=\overline{R+\overline Q},\qquad \overline Q=\overline{S+Q}

Pour S=R=0, (Q,Q̅)=(1,0) et (0,1) sont deux solutions stables. La rétroaction conserve l'état précédemment choisi. Malgré la notation Q̅, cette sortie peut ne pas être le complément de Q dans la condition interdite.

S	R	Q après stabilisation	Signification
0	0	Q précédent	Conservation
1	0	1	Set
0	1	0	Reset
1	1	Les deux sorties NOR valent 0	Condition exclue du fonctionnement normal

Relâcher simultanément S=R=1 ne garantit pas l'état final par la seule table de vérité^{Table de vérité Tableau énumérant toutes les combinaisons d'entrée et leur sortie. Les évolutions temporelles s'examinent séparément sur un chronogramme. En savoir plus}. « Interdit » ne signifie pas physiquement impossible : cette entrée ne garantit pas la mémorisation voulue et doit être évitée. Un verrou SR à NAND, actif à l'état bas^{Actif à l'état bas Une requête ou fonction est active quand le signal vaut 0. Le suffixe _n est une convention courante ; le comportement réel dépend de la spécification. En savoir plus}, a une autre polarité et une autre combinaison interdite.

Le verrou D sépare donnée et autorisation

Dans le modèle idéal d'un verrou correct, Q suit D lorsque enable=1 et conserve sa valeur lorsque enable=0.

Q^{+}=\begin{cases}D & E=1\\ Q & E=0\end{cases}

Les équations $S=ED$ et $R=E\overline D$ relient ce fonctionnement au verrou SR. Construire un verrou sûr avec des portes arbitraires ayant des retards est un autre problème : il faut respecter les contraintes entre transitions de données et fermeture de l'autorisation.

Lire CLK comme enable et observer la transparence du verrou D

On suppose les deux q initialement à 0. Le verrou D suit D lorsque CLK=1 et conserve sa valeur lorsque CLK=0. La bascule D capture D uniquement lors d'une transition d'horloge 0→1.

Dans le verrou de gauche, lisez CLK comme E. Gardez CLK=1 et changez D plusieurs fois : Q suit chaque changement. Après avoir abaissé CLK à 0, changer D ne modifie plus Q. La bascule^{Bascule Élément capturant l'entrée au front d'horloge spécifié et la conservant jusqu'au suivant. L'entrée doit respecter setup et hold. En savoir plus} de droite sera comparée dans la prochaine leçon.

Toute rétroaction ne constitue pas une mémoire

Relier la sortie d'un inverseur^{Négation L'opération NOT échange 0 et 1. Une barre au-dessus d'une expression applique NOT à toute l'expression qu'elle couvre. En savoir plus} à sa propre entrée ne crée pas une mémoire d'un bit correcte. $Q=\overline Q$ n'a aucune solution 0/1. Un élément de stockage doit offrir des états stables, une commande d'entrée et des contraintes temporelles définies.

Pour aller plus loin : MIT OpenCourseWare — Sequential Logic

Essayez vous-même

Un verrou D sensible au niveau haut commence avec Q=0. Appliquez (E,D)=(0,1)→(1,1)→(1,0)→(0,0)→(0,1). Quelle est la valeur stable de Q à chaque étape ?

Lire l’explication

0→1→0→0→0. Pendant les deux étapes avec E=1, Q suit D. Le dernier D=1 n'est pas stocké car E=0. Ce calcul suppose un comportement idéal respectant les contraintes temporelles.