Altifigence Academy

3 / 63 · Concept

Portes de base : AND, OR, NOT et BUFFER

Relier symboles de circuit et tables de vérité, puis construire des conditions avec plusieurs portes.

Une porte définit une fonction pour toutes les entrées

Pour a,b∈{0,1}a,b\in\{0,1\}, AND vaut 1 si les deux entrées valent 1 ; OR vaut 1 si au moins une vaut 1. NOT inverseNégation L'opération NOT échange 0 et 1. Une barre au-dessus d'une expression applique NOT à toute l'expression qu'elle couvre. En savoir plus l'entrée et BUFFER transmet sa valeur logique. Un BUFFER réel possède aussi une capacité de commande et un retard ; nous étudions ici seulement sa fonction logique.

abANDORNOT aBUFFER a
000010
010110
100101
111101

En algèbre de BooleAlgèbre de Boole Algèbre des valeurs 0 et 1 et des opérations AND, OR, NOT. Le signe plus y désigne généralement OR, dont les règles diffèrent de l'addition entière. En savoir plus, abab désigne AND, a+ba+b désigne OR et a‾\overline a désigne NOT. Ici, 1+1=11+1=1 n'est donc pas une addition entière. Les notations a∧ba\land b, a∨ba\lor b et ¬a\neg a ont les mêmes significations.

Lire ensemble symbole, entrées et table de vérité

Sélectionnez AND puis OR et vérifiez 00→01→10→11. Comparez la face d'entrée droite et la sortie arrondie de AND avec l'entrée incurvée de OR. Le petit cercle à la pointe du triangle NOT indique l'inversion ; BUFFER est un triangle sans cercle. Ce sont des symboles courants ; d'autres normes utilisent des rectangles.

Explorer AND, OR, NOT et BUFFER
AND · Table de vérité
aby
000
010
100
111

OR signifie « au moins une », pas « exactement une ». Avec deux entrées à 1, OR vaut 1, tandis que XOR, étudié ensuite, vaut 0. Omettre une ligne de la table de véritéTable de vérité Tableau énumérant toutes les combinaisons d'entrée et leur sortie. Les évolutions temporelles s'examinent séparément sur un chronogramme. peut masquer cette différence.

Relier des conditions forme un circuit

Pour produire une sortie lorsque l'autorisation ee est active et qu'au moins un des détecteurs a,ba,b est actif :

y=e(a+b)y=e(a+b)

OR calcule d'abord a+ba+b, puis AND combine ce résultat avec ee. Si e=0e=0, la sortie vaut 0 quels que soient les détecteurs. Trois entrées donnent 23=82^3=8 combinaisons : comparez spécification et réalisation sur les huit lignes.

Lire les parenthèses comme des connexions de circuit
  1. a et b: Définir les entrées des deux détecteurs
  2. OR: Au moins une entrée active : t = a + b
  3. AND: Combiner avec l'autorisation e : y = e · t

Les règles essentielles de notation RTL

a & b, a | b et ~a sont AND, OR et NOT bit à bit. Pour les vecteurs a=0010 et b=0100, a & b=0000, mais la condition logique a && b vaut 1, car les deux vecteurs sont non nuls. L'opérateur unaire &a réduit tous les bits par AND. Opérations bit à bit, conditions logiques et réductions ont des significations et des largeurs de résultat différentes.

La table de vérité décrit les valeurs après stabilisation des entrées. Des symboles et des équations corrects ne suppriment ni le retard de propagationRetard de propagation Temps nécessaire après un changement d'entrée pour que la sortie se stabilise à sa valeur correcte. Équivalence logique et caractéristiques temporelles sont distinctes. En savoir plus ni les impulsions parasites transitoires.

Modifier les entrées

Essayez vous-même

Expliquez ensemble les quatre combinaisons où e=0 dans y=e(a+b). Si l'implémentation devient par erreur y=eab, quelles deux entrées révèlent l'erreur ?

Lire l’explication

Si e=0, le dernier AND produit 0 quel que soit le résultat du OR. Avec e=1 et (a,b)=(0,1) ou (1,0), le circuit correct produit 1 et le circuit erroné produit 0.

Votre choix s’applique à ce navigateur. Modifiez-le à tout moment en bas de page.