Phương trình trạng thái thanh ghi dịch

Đọc nhiều flip-flop cùng lúc

Trong thanh ghi dịch^{iThanh ghi Mạch lưu trạng thái nhiều bit. Thanh ghi đồng bộ trong khóa học lưu đầu vào đã quy định tại cạnh clock. Tìm hiểu thêm} N bit, đưa d mới vào bit 0 cho trạng thái sau:

Ngoặc nhọn là phép nối^{iPhép nối Ghép các chuỗi bit cạnh nhau. Độ rộng kết quả bằng tổng độ rộng toán hạng, khác cộng giá trị số. Tìm hiểu thêm} RTL. Mỗi bit đọc cùng trạng thái cũ nên d không đi qua cả thanh ghi trong một cạnh. enable=0 giữ toàn vector; reset đổi sang vector đầu đã định.

Mỗi cột ghi lại quan sát tại một cạnh lên^{iCạnh lên Khoảnh khắc clock chuyển 0 sang 1, khác với mức cao chỉ cả khoảng CLK=1. Tìm hiểu thêm}. Đầu vào là giá trị ngay trước cạnh, còn trạng thái có tên chứa after là giá trị ngay sau cập nhật. Cách căn cột thể hiện thứ tự lấy mẫu, không mô tả độ trễ lan truyền^{iĐộ trễ lan truyền Thời gian từ khi đầu vào đổi đến khi đầu ra ổn định ở giá trị đúng. Tương đương logic và đặc tính thời gian là hai vấn đề riêng. Tìm hiểu thêm} vật lý. Từ q=000, đưa din=1 một lần rồi ba lần 0. Bit được bật đi qua q0→q1→q2 rồi biến mất.

Tiến một lần với din=1, rồi din=0 ba lần nữa để thấy 001→010→100→000. Đổi đầu vào không đổi q ngay, chỉ đổi kỳ vọng cạnh kế tiếp.

Kiểm tra phép nối bằng công thức số

Diễn giải như vector unsigned^{iunsigned Quy tắc diễn giải chuỗi bit là số nguyên không âm. Phạm vi n bit là 0 đến 2^n−1 và có thể khác diễn giải signed của cùng chuỗi bit. Tìm hiểu thêm}, cùng chuyển trạng thái là:

N=3, Q=5(101), d=1 thì $2\cdot5+1=11$, $11\bmod8=3$, nên giá trị sau là 011. Công thức số khác dạng phép nối, hữu ích làm mô hình tham chiếu kiểm chứng.

Thanh ghi đang lưu gì

Bit cũ đi tới chỉ mục cao nhất, bit mới vào chỉ mục thấp nhất. Sau đủ đầu vào hợp lệ, nó giữ “đầu vào hiện tại và N-1 đầu vào gần nhất”. Cùng cấu trúc dùng cho phát hiện mẫu, đường trễ đơn giản và nối tiếp–song song.

Tăng chiều dài lưu không tăng số bit xử lý mỗi chu kỳ. Cấu trúc này nhận một bit mỗi cạnh hợp lệ. Đầu vào song song, dịch nhiều bit và dừng ready/valid^{iBắt tay Quy ước xác nhận truyền khi valid phía phát và ready phía nhận cùng bằng 1 tại cùng cạnh, gồm cả quy tắc giữ dữ liệu lúc chờ. Tìm hiểu thêm} cần các đường dữ liệu, điều kiện điều khiển riêng.