编码器与优先级：从多个请求中选择一个

译码器的反向操作也需要条件

译码器^{i译码器 激活与二进制编码对应的输出线的电路。带 enable 时，可在禁用状态下将所有输出置 0。了解更多}将地址转换成独热^{i独热码 多个位中恰好只有一个为 1 的表示。若也允许全部为 0，则应称为 one-hot-or-zero。了解更多}选择线；编码器将有效输入的位置转换成地址。但普通独热编码器假设只有一个输入激活。多个输入同时为 1 时，必须额外规定报告哪个位置。

对于四位请求 $r_3r_2r_1r_0$，规定编号较大的请求优先。所有输入为 0 时，令 valid=0、index=00。只凭 index=00 判断没有请求，会与 r0 请求混淆。

表中的 - 表示无论为 0 还是 1，结果都相同，并不是允许输入仿真中的 X。各模式从上到下相互排斥。

输入 1011 时，index=11。输入 0110 时，r2 优先于 r1，因此 index=10。

RTL 应明确表达优先级

always_comb begin
  valid = |request;
  index = 2'b00;
  if      (request[3]) index = 2'd3;
  else if (request[2]) index = 2'd2;
  else if (request[1]) index = 2'd1;
end

只有 request[0] 为 1 时，保留默认 index=0，并令 valid=1。为所有路径提供默认值，避免组合电路产生记忆行为。检查全部 16 种输入，并确认 valid=1 时，所选位确实为 1，且所有更高位均为 0。

选择与公平性是不同问题

若 r3 一直为 1，r0 就一直无法被选中。此电路只实现固定优先级。若要公平处理请求，就需要记住上次选择的仲裁方式，此时便成为时序电路。

实验 · 同时观察请求、选择地址与 grant

初始请求 1011 会选中 r3。关闭 r3 后选中 r1，此时 index=01、grant=0010。只要 r1 保持为 1，切换 r0 就不应改变选择结果。

比较点击“全部关闭”与只打开 r0 的结果。两种情况的 index 都是 00，但 valid 和 grant 不同。若后级电路只读取 index，就可能处理根本不存在的请求。

仅将所选请求位置置 1 的 grant，是对 index 与 valid 再次译码的结果。

需验证三个不变式：grant 至多含一个 1；grant 为 1 的位置确有请求；编号高于所选位置的所有请求都为 0。本实验不会消费请求，也不记忆先前选择。r3 持续激活时低优先级请求一直等待，正是固定优先级的特性。