运行记录与 DDS 实践衔接

交付可复现实验

结果应让其他学员复现设计和比较。包含全部源码、top、参数、输入时序、期望、工具版本、命令与结果，并保留首个失败和恢复后的通过运行。项目可组织为：

rtl/modulo_tick.sv
rtl/periodic_accumulator.sv
test/tb.sv
evidence/expected.csv
evidence/run.txt

电路放 rtl，仿真专用激励放 test。用哈希或不可变源码版本把日志与实现关联。没有输入和源码身份的 PASS 截图难以复现。

Run 前写验收条件

仅在 enable=1 接受样本，每第 N 个样本产生 pulse，一拍后消费对应保存值。reset 丢弃待处理事件，total 按模 256 计算。N=1,3、停顿、消费时外部数据改变、待处理 reset、回绕须逐边沿匹配独立模型，还要检测误用当前数据及错误使能门控。

进入实际 DDS 产品路径

课程可免费阅读，实际 DDS 实验还取决于当前语法支持、执行适配器及登录账户执行权限。通过 Digital Design Studio 和安装与首次运行说明进入目标环境。

选择环境显示支持的模式。若限制单时钟 RTL 需要输入行，就提供可综合 DUT 与输入行，不要假定上传通用 #delay 测试平台即可运行。不支持的语法或模式须记录拒绝并缩小结论。执行后检查实际 preflight、仿真结果、波形/数值和保存文件。学习完成标记、导入工程、本地编译或 Run 按钮都不证明免费账户走完实践。

明确证据边界

本地运行应报告为本地功能比较通过；只有免费账户完成产品路径并保存预期结果，才能报告 DDS 免费实践通过。通用综合与器件实现不同，不证明物理时序、FPGA 编程或制造资格。本课程提供源码和验证方法，产品验收前需另行验证实际免费 DDS 路径。最后提交可复现结果及尚未解决的产品或工具限制。