Altifigence Academy

22 / 63 · Concetto

Transizioni sincrone e ruolo del clock

Interpretare un sistema sincrono come registri che leggono lo stesso stato precedente.

Un fronte aggiorna insieme l'intero stato

Con vettore di stato QkQ_k e ingresso XkX_k, la specifica sincrona fondamentale è:

Qk+1=F(Qk,Xk),Yk=G(Qk,Xk)Q_{k+1}=F(Q_k,X_k),\qquad Y_k=G(Q_k,X_k)

F è la funzione di stato successivo e G quella d'uscita. Il clock non decide il calcolo, ma quando memorizzarne il risultato. Più registriRegistro Memorizza uno stato di più bit. I registri sincroni del corso acquisiscono gli ingressi specificati al fronte di clock. Approfondisci determinano i propri valori successivi dallo stesso stato precedente complessivo.

Q attraversa F per generare il prossimo ingresso di stato. Il valore memorizzato torna come Q nell'intervallo successivo: si separano calcolo fra i fronti e memorizzazione al fronte.

Calcolare lo stato successivo da quello precedente
  1. Stato attuale Q: Mantenere fra i fronti di clock
  2. F(Q, X): Calcolare dagli ingressi e dallo stato precedente
  3. Memorizzare al fronte: Risultato calcolato come Q successivo

Il periodo deve rispettare il cammino più lento

Serve tempo sia perché un registro produca il nuovo valore sia perché esso attraversi la logica e raggiunga il registro seguente. Prima del prossimo fronte deve essere rispettato anche il setupSetup Tempo minimo prima del fronte di acquisizione in cui i dati devono essere stabili. Una violazione rende non garantito il valore memorizzato. Approfondisci. Codice breve non significa automaticamente frequenza elevata.

Un periodo di 10 ns corrisponde a 100 MHz.

f=1Tf=\frac{1}{T}

Non omettete la conversione delle unità: l'inverso di 1 ns è 1 GHz, quello di 1 ps è 1 THz. Il periodo impostato in simulazione pianifica gli ingressi; non misura la frequenza sostenibile dal circuito fisico.

Interpretare i segnali fra i fronti

Le uscite dei registri conservano lo stato logico fino al prossimo fronte valido, quelle combinatorie possono cambiare fra i fronti. Le eccezioni dipendono anche dal resetReset Controllo che riporta allo stato iniziale specificato. Occorre definirne sincronicità e priorità rispetto agli altri controlli. Approfondisci sincrono o asincrono. I laboratori forniti usano un solo clock e reset sincrono.

Prima di leggere le forme d'onda definite validità degli ingressi, aggiornamento dello stato e osservazione delle uscite. Le equazioni di stato sono più precise dell'idea software «una riga di codice eseguita per clock».

Prova tu

Qual è il periodo di un clock a 200 MHz? Con a<=d; b<=a; sullo stesso clock, b riceve a appena aggiornato?

Leggi la spiegazione

Il periodo è 5 ns. b riceve il valore di a precedente al fronte. Entrambi i registri calcolano dallo stato vecchio, quindi il nuovo d non attraversa entrambi gli stadi in un solo fronte.

La scelta vale per questo browser. Puoi modificarla in qualsiasi momento dal piè di pagina.