Ingresso seriale e confini dei frame

Trasformare l'ordine temporale in posizioni del vettore

Un ingresso seriale trasferisce un bit per fronte valido. In un registro^{iRegistro Memorizza uno stato di più bit. I registri sincroni del corso acquisiscono gli ingressi specificati al fronte di clock. Approfondisci} a tre bit con q<={q[1:0],din}, partendo da 000 e ricevendo 1,0,1,1:

Il nuovo bit entra a destra; i precedenti salgono d'indice. Il registro è una finestra sugli ultimi tre bit: il quarto espelle il primo.

Ogni colonna registra un fronte di salita^{iFronte di salita Passaggio del clock da 0 a 1, distinto dall’intero intervallo di livello CLK=1. Approfondisci}. Gli ingressi sono quelli immediatamente precedenti; gli stati indicati con «after» sono quelli subito dopo l’aggiornamento. Le colonne indicano l’ordine dei campioni, non il ritardo fisico di propagazione^{iRitardo di propagazione Tempo dalla variazione d’ingresso all’assestamento corretto dell’uscita. Equivalenza logica e proprietà temporali sono distinte. Approfondisci}. La prima colonna è reset. Dei successivi 1,0,1,1 accettati restano in q solo gli ultimi tre. Osservate nella colonna finale l'espulsione del primo bit.

MSB-first e LSB-first sono regole di comunicazione

Acquisendo in questo modo gli otto bit di un valore inviato a partire dal MSB^{iMSB Bit di peso maggiore. L’indice dipende dalla direzione dichiarata: non è necessariamente il numero più alto. Approfondisci}, si ricostruisce il vettore originale. Inviarlo dal LSB^{iLSB Bit di peso minore. Vanno controllati insieme direzione di scrittura e convenzione degli indici. Approfondisci} inverte la disposizione: bisogna cambiare collegamenti o riordinare alla fine. È un protocollo concordato fra trasmettitore e ricevitore, non una semplice opzione grafica.

I dati da soli non definiscono i frame

Serve stato per sapere quale fronte contiene il primo bit, quanti ne sono stati accettati e quando consumare il risultato. Normalmente si usa un contatore con valid o done. Se ci sono pause, si contano i dati accettati, non i clock.

Con ready/valid^{iHandshake Contratto che conferma il trasferimento quando valid del mittente e ready del destinatario valgono 1 allo stesso fronte. Include il mantenimento dei dati in attesa. Approfondisci}, shift e conteggio si aggiornano insieme solo ai fronti che soddisfano la condizione sopra. Abilitare solo uno dei due disallinea dati e lunghezza. Il laboratorio con ingressi continui è il caso semplice che accetta ogni fronte dati.