19 / 63 · Concetto

L’inizio della memoria: retroazione e latch SR/D

Comprendere i due stati stabili dell’accoppiamento e spiegare ingressi SR vietati e trasparenza del latch D.

Un'uscita non spiegabile solo dagli ingressi attuali

Per ricordare un pulsante premuto e poi rilasciato serve uno stato. In un circuito combinatorio l'uscita dipende solo dagli ingressi attuali; in un circuito di memoria anche lo stato precedente influisce sul risultato.

Per un latch^{Latch Elemento che segue l’ingresso quando il controllo è attivo e mantiene il valore quando inattivo. Differisce dal flip-flop che acquisisce solo ai fronti.} SR active-high formato da due NOR incrociate vale:

Q=\overline{R+\overline Q},\qquad \overline Q=\overline{S+Q}

Con S=R=0, sia (Q, Q̅)=(1,0) sia (0,1) sono soluzioni stabili. La retroazione mantiene lo stato scelto in precedenza. Tuttavia, anche se si scrive Q̅, nella condizione vietata l'uscita reale può non essere il complemento di Q.

S	R	Q dopo assestamento	Significato
0	0	Q precedente	Mantenimento
1	0	1	Set
0	1	0	Reset
1	1	Entrambe le NOR a 0	Condizione esclusa dal funzionamento normale

Rilasciando contemporaneamente S=R=1, la sola tabella di verità^{Tabella di verità Elenco completo delle combinazioni d’ingresso e delle rispettive uscite. Le variazioni temporali si esaminano separatamente nelle forme d’onda. Approfondisci} digitale non garantisce lo stato finale. «Vietato» non significa che i bit siano impossibili, ma che non garantiscono la memoria desiderata e vanno evitati. Un latch SR active-low^{Active-low Richiesta o funzione attiva con segnale a 0. Il suffisso _n è una convenzione comune; il comportamento è stabilito dalla specifica. Approfondisci} a NAND ha polarità e combinazione vietata diverse.

Il latch D separa dato e abilitazione

Nel modello funzionale ideale, con enable=1 Q segue D; con enable=0 mantiene il valore precedente.

Q^{+}=\begin{cases}D & E=1\\ Q & E=0\end{cases}

Le formule $S=ED$ e $R=E\overline D$ collegano il comportamento a quello SR. Costruire un latch sicuro con porte arbitrarie dotate di ritardo è un problema distinto: servono vincoli fra variazione del dato e chiusura dell'enable.

Leggere CLK come enable e verificare la fase trasparente del latch D

Si assume che entrambi i valori q partano da 0. Il latch D segue D con CLK=1 e mantiene il valore con CLK=0. Il flip-flop D acquisisce D solo alla transizione del clock 0→1.

Nel latch a sinistra leggete CLK come E. Tenendo CLK=1 e cambiando D più volte, cambia anche Q. Dopo aver portato CLK a 0, Q resta fermo anche se D cambia. Il flip-flop^{Flip-flop Acquisisce al fronte di clock specificato e mantiene fino al successivo. Gli ingressi devono rispettare setup e hold. Approfondisci} a destra sarà confrontato nella prossima lezione.

Non ogni retroazione crea memoria

Collegare l'uscita di un solo invertitore^{Inversione NOT scambia 0 e 1. Una barra superiore applica NOT all’intera espressione sottostante. Approfondisci} al proprio ingresso non crea una memoria a un bit corretta. $Q=\overline Q$ non ha soluzione 0/1. Un elemento di memoria richiede stati stabili, controllo degli ingressi e condizioni temporali.

Per approfondire: MIT OpenCourseWare — Sequential Logic

Prova tu

Un latch D attivo alto parte da Q=0. Applicate (E, D)=(0,1)→(1,1)→(1,0)→(0,0)→(0,1). Qual è Q stabile a ogni passo?

Leggi la spiegazione

0→1→0→0→0. Nei due passi con E=1, Q segue D. L’ultimo D=1 non viene acquisito perché E=0. Il calcolo assume funzionamento ideale con vincoli temporali rispettati.