Vai al contenuto

Altifigence Academy

Corsi Il mio apprendimento

English 한국어 日本語 Русский Español 简体中文繁體中文 Deutsch Português (Brasil)हिन्दी Tiếng Việt Français Bahasa Indonesia Italiano

Nessuna lingua corrispondente.

Account Academy

Impostazioni account Switch account Gestione contenuti Accedi

← Il mio apprendimento

Circuiti logici digitali

Indice del corso

Continua a studiare

Indice del corso

Seleziona tutto

01Segnali digitali e rappresentazione dei numeri

○Segnali digitali: quando una tensione rappresenta 0 o 1Concetto

○Sistemi numerici e rappresentazioni a larghezza fissaConcetto

02Porte logiche e tabelle di verità

○Porte fondamentali: AND, OR, NOT e BUFFERConcetto

○Leggere NAND, NOR e i simboli d’inversioneConcetto

○XOR e XNOR: uguaglianza, differenza e paritàConcetto

○Porte universali: costruire circuiti con sole NANDConcetto

03Dalle formule logiche al progetto dei circuiti

○Algebra booleana, equivalenza e costo d’implementazioneConcetto

○Dalla tabella alle formule: mintermini, maxtermini, SOP e POSConcetto

○Mappe di Karnaugh e condizioni dei don’t-careConcetto

○Esercitazione: dalla specifica alla maggioranza a tre ingressiEsercitazione

04Indirizzamento e circuiti di selezione

○Decoder, selezione one-hot e ingressi validiConcetto

○Encoder e priorità: scegliere fra più richiesteConcetto

○DEMUX e decoder: inviare dati sul percorso selezionatoConcetto

○Segnali e porte: contratto di larghezza, direzione e tempoConcetto

○Dalla tabella di verità a MUX ed espansione di ShannonConcetto

05Aritmetica e confronti

○Sommatori e propagazione del riportoConcetto

○Complemento a due, estensione del segno e overflowConcetto

○Comparatori e specifiche dei valori limiteConcetto

06Latch, flip-flop e memoria dello stato

○L’inizio della memoria: retroazione e latch SR/DConcetto

○Flip-flop D: dal livello al fronteConcetto

○Flip-flop, enable e priorità di controlloConcetto

○Transizioni sincrone e ruolo del clockConcetto

07Implementazione e verifica RTL del MUX

○Latenza della selezione combinatoria e delle uscite registrateConcetto

○RTL combinatorio e assegnazioni completeConcetto

○Laboratorio: verifica esaustiva del MUX e uscita registrataEsercitazione

○Campionamento e causalità nelle forme d’ondaConcetto

○Verifica del MUX: esaustività e proprietàConcetto

○Verifica del progetto: equivalenza della selezione e osservazioneVerifica

08Contatori e aggiornamento sincrono dello stato

○Numero di stati, larghezza del contatore e codici inutilizzatiConcetto

○Stato successivo del contatore e priorità del resetConcetto

○Assegnazioni non bloccanti e aggiornamento simultaneoConcetto

○Laboratorio: reset, ritorno e invarianti del contatoreEsercitazione

○Contatori modulari, saturanti e impulso terminaleConcetto

○Debug del contatore e controesempi minimiConcetto

○Verifica del progetto: larghezza, priorità e ritornoVerifica

09Registri a scorrimento e flusso dati

○Indici dei vettori, ordine dei bit e segnoConcetto

○Ingresso seriale e confini dei frameConcetto

○Equazioni di stato del registro a scorrimentoConcetto

○Larghezze di slice, concatenazione e ripetizioneConcetto

○Laboratorio: movimento seriale e ordine dei bitEsercitazione

○Distinguere latenza in cicli e throughputConcetto

○Verifica dello scorrimento e allineamento dati-validConcetto

○Verifica del progetto: latenza, allineamento e conservazioneVerifica

10Timing, ingressi reali e macchine a stati

○Setup, hold e bilancio temporaleConcetto

○Hazard logici e limiti delle formule equivalentiConcetto

○Confini dei domini di clock e metastabilitàConcetto

○Pulsanti reali: sincronizzazione, debounce e singolo eventoConcetto

○Macchine a stati: separare stato, transizioni e usciteConcetto

○Piano di verifica, coverage e riferimenti indipendentiConcetto

○Progetto integrato: rilevatore di 101 sovrappostiConcetto

11Approfondimento facoltativo · datapath aritmetici

○ALU e flag zero, negative, carry e overflowConcetto

○Barrel shifter e MUX a stadiConcetto

○Virgola fissa, arrotondamento e saturazioneConcetto

○Moltiplicatore unsigned shift-add multicicloConcetto

12Approfondimento facoltativo · memorie e FIFO

○Memoria sincrona e contratto delle collisioniConcetto

○File di registri con due letture, una scrittura e bypassConcetto

○Puntatori e politiche di confine della FIFO a clock singoloConcetto

○Piano di verifica FIFO/memorie e scoreboard indipendenteConcetto

13Approfondimento facoltativo · pipeline e interfacce

○Ready/valid e buffer elastico da un postoConcetto

○Pipeline moltiplicazione-addizione e allineamentoConcetto

○Pipeline arrestabile e backpressureConcetto

○Interfaccia registri e istante degli effettiConcetto

○Laboratorio integrato: trasmettitore UART e tempi del frameConcetto

Altifigence Academy Esplora i corsi ↗

Apprendimento

Tutti i corsi
Il mio apprendimento
Per iniziare

Strumenti e risorse

Documentazione
Digital Design Studio
PCCX Docs
PCCX GitHub

Account e assistenza

Impostazioni account
Informazioni su Altifigence
Contattaci
Informativa sulla privacy

© 2026 Altifigence

Privacy Condizioni Informativa sui cookie Preferenze cookie

Cookie e contenuti esterni

Usiamo l’archiviazione per accesso e funzioni richieste. YouTube si carica solo con il tuo consenso. Puoi consultare corsi e lezioni senza archiviazione facoltativa. Dettagli

Preferenze cookie

La scelta vale per questo browser. Puoi modificarla in qualsiasi momento dal piè di pagina.

Archiviazione necessaria

Supporta accesso sicuro, dati e impostazioni richiesti e le tue scelte di privacy.

Sempre attivo

Video esterno — YouTubeSe consentito, Google/YouTube riceve indirizzo IP e informazioni del browser e può usare cookie o memoria del dispositivo. Informativa sulla privacy Google

Nessun tracciatore pubblicitario o analitico. La scelta dura 180 giorni ed è separata dall’accesso o dall’accettazione delle condizioni.