Verificação de projeto: equivalência de seleção e instante de observação

Leia as condições e desenhe a ordem temporal

A saída combinacional é $y=\overline s a+sb$; sampled_y captura y na borda de subida^{iBorda de subida Instante em que o clock passa de 0 para 1. É diferente do nível alto, que abrange todo o intervalo com CLK=1. Saiba mais}. Suponha que $a=1,b=0,s=0$ tenha sido capturado uma vez. Depois, mude s para 1 entre bordas.

A pergunta se refere ao momento em que entrada e lógica já se estabilizaram, antes da próxima borda de subida. Equivalência funcional e instante de observação do registrador^{iRegistrador Circuito que armazena vários bits de estado. Os registradores síncronos deste curso capturam a entrada especificada na borda de clock. Saiba mais} são verificações diferentes.

A figura ordena essas observações com a=1 e b=0. No intervalo com saídas diferentes, explique qual corresponde à entrada atual e qual a uma captura passada.

Problemas adicionais

1. Demonstre com oito combinações que y=(a & ~s) | (b & s) equivale ao MUX^{iMultiplexador Circuito combinacional que conecta uma dentre várias entradas à saída conforme um sinal de seleção. É preciso especificar a correspondência entre os bits de seleção e os números das entradas. Saiba mais} de um bit.
2. Ao remover sampled_y, a função combinacional permanece. Explique qual propriedade temporal desaparece.
3. Explique por que valores RTL ideais não garantem o hardware se a transição de s ocorrer perto demais da borda.