Comprobación de diseño: equivalencia de selección e instante de observación

Lea las condiciones y dibuje el orden temporal

La salida combinacional es $y=\overline s a+sb$; sampled_y captura y en el flanco ascendente^{iFlanco ascendente Instante en que el reloj pasa de 0 a 1. Se distingue del nivel alto, que abarca todo el intervalo con CLK=1. Más información}. Suponga que se capturó una vez $a=1,b=0,s=0$. Después cambie s a 1 entre flancos.

La pregunta se refiere al momento en que la entrada y la lógica ya se estabilizaron, antes del siguiente flanco ascendente. Equivalencia funcional e instante de observación del registro^{iRegistro Circuito que almacena varios bits de estado. Los registros síncronos de este curso capturan la entrada especificada en el flanco de reloj. Más información} son comprobaciones distintas.

La figura ordena esas observaciones con a=1 y b=0. En el intervalo con salidas distintas, explique cuál corresponde a la entrada actual y cuál a una captura pasada.

Problemas adicionales

1. Demuestre con ocho combinaciones que y=(a & ~s) | (b & s) equivale al MUX^{iMultiplexor Circuito combinacional que conecta una de varias entradas a la salida según una señal de selección. Debe especificarse la correspondencia entre los bits de selección y los números de entrada. Más información} de un bit.
2. Al eliminar sampled_y, la función combinacional permanece. Explique qué propiedad temporal desaparece.
3. Explique por qué los valores RTL ideales no garantizan el hardware si la transición de s ocurre demasiado cerca del flanco.