18 / 37 · Evaluación

Comprobación de diseño: límites de ancho, prioridad y retorno

Resuelva casos límite y controles simultáneos desde una especificación de transición.

Contrato del contador módulo 10

Para count unsigned^{unsigned Interpretación de una secuencia de bits como entero no negativo. Con n bits, el rango es de 0 a 2^n−1; puede diferir de la interpretación signed de los mismos bits. Más información} de cuatro bits, la prioridad es reset, enable y conservación. Reset=1 lleva a 0; en otro caso, enable=1 vuelve a 0 desde 9 o más e incrementa los estados restantes.

N=\lceil\log_2 10\rceil=4

Cuatro bits permiten almacenar 16 estados; no implementan automáticamente el requisito de usar diez. En particular, count=9 con enable=0 debe conservarse.

Cada columna registra un flanco ascendente^{Flanco ascendente Instante en que el reloj pasa de 0 a 1. Se distingue del nivel alto, que abarca todo el intervalo con CLK=1. Más información}. Las entradas son previas y «después» indica estado actualizado. La alineación ordena muestras, no dibuja propagación física^{Retardo de propagación Tiempo desde un cambio de entrada hasta que la salida se estabiliza en el valor correcto. La equivalencia lógica y el comportamiento temporal son propiedades distintas. Más información}. Desde count=9, la primera columna sin reset y con enable=0 mantiene 9; la siguiente, con enable=1, vuelve a 0.

La conservación debe cumplirse también en el límite

Ver los datos de la forma de onda

Datos de la forma de onda: cada carácter es un intervalo; un punto conserva el estado anterior; p representa un ciclo de reloj.
Señal	Forma de onda	Valores del bus
flanco	`2345`	E0 → E1 → E2 → E3
reset	`0.10`
enable	`01..`
count después	`23.4`	9 → 0 → 1

Problemas adicionales

Calcule el siguiente valor con count=9, reset=0, enable=0.
Explique la recuperación desde count=15 con enable=1.
Especifique si debe salir un pulso de fin con count=9, reset=1, enable=1, suponiendo salida 0 durante reset^{Reset Control que devuelve el estado a un valor inicial especificado. Deben definirse su carácter síncrono o asíncrono y su prioridad frente a otros controles. Más información}.

Inténtalo tú

¿Cuántas transiciones de un paso se necesitan para probar todos los count de 0–15 y combinaciones reset/enable? ¿Demuestra eso automáticamente todos los requisitos de secuencias largas?

Leer la explicación

Son $16\times2\times2=64$ . Si count representa todo el estado y las funciones de transición y salida están especificadas correctamente, probar cada paso aporta evidencia fuerte. No demuestra requisitos omitidos como inicialización, hipótesis de entrada, estado adicional del pulso de fin o temporización física.

Con count=9 se capturan reset=1 y enable=1 simultáneamente. ¿Qué count y pulso de fin siguen según la prioridad de reset?

Elige una respuestacount=0, pulso de fin=1: se trata como retorno normal.count=10, pulso de fin=0: enable tiene prioridad.count=0, pulso de fin=0: reset inicializa tanto el estado como el pulso.