Máquinas de estados: separe estado, transición y salida

El estado resume solo el pasado necesario

Si la salida no depende únicamente de las entradas actuales, defina qué estado almacenar. En vez de guardar toda la historia, distinga solo la información necesaria para decidir el futuro.

Considere un controlador de inicio y finalización: IDLE espera, BUSY procesa y DONE indica finalización durante un ciclo.

busy y done son salidas del estado actual. Al observar finalización en BUSY, el flanco cambia a DONE y entonces done=1. Son salidas Moore.

Cada columna registra un flanco ascendente^{iFlanco ascendente Instante en que el reloj pasa de 0 a 1. Se distingue del nivel alto, que abarca todo el intervalo con CLK=1. Más información}, entradas previas y estados «después» posteriores; la alineación no representa propagación física^{iRetardo de propagación Tiempo desde un cambio de entrada hasta que la salida se estabiliza en el valor correcto. La equivalencia lógica y el comportamiento temporal son propiedades distintas. Más información}. Se parte de IDLE. Al aceptar work_done se pasa a DONE con done=1. Desde DONE se vuelve a IDLE independientemente de start.

RTL que separa transición y almacenamiento

typedef enum logic [1:0] {IDLE, BUSY, DONE} state_t;
state_t state, next_state;
always_comb begin
  next_state = state;
  case (state)
    IDLE: if (start) next_state = BUSY;
    BUSY: if (work_done) next_state = DONE;
    DONE: next_state = IDLE;
    default: next_state = IDLE;
  endcase
end
always_ff @(posedge clk)
  if (rst) state <= IDLE;
  else state <= next_state;
assign busy = (state == BUSY);
assign done = (state == DONE);

Este ejemplo SystemVerilog explica la estructura de control. La generación de work_done por el procesador conectado y la sincronización de entradas se implementan aparte.

Preguntas que suelen faltar en la especificación

El circuito ignora start en BUSY y DONE. Para aceptar una petición al finalizar, cambie primero la tabla. Una salida Mealy usa estado y entrada actual y puede responder antes, pero requiere revisar temporización y pulsos espurios combinacionales. Elegir codificación binaria o one-hot^{iOne-hot Representación en la que exactamente un bit vale 1. Si también se permite que todos sean 0, la condición se denomina one-hot-or-zero. Más información} y elegir Moore o Mealy son decisiones distintas.