디지털 신호: 전압을 0과 1로 읽는 조건

게이트에서 상태 기계까지

이 과정에서는 대학 입문 수업에서 다루는 디지털 논리 설계를 빠르게 익히고, 배운 내용을 회로로 직접 확인합니다. 고등학교에서 배운 문자식과 방정식의 기본 지식이 있으면 시작할 수 있습니다. RTL 실습에는 기초적인 프로그래밍 경험이 도움이 됩니다. 게이트 → 조합회로 → 저장소자 → 상태 기계 순서로 배우며 각 개념을 연결합니다. 이어지는 선택 심화 과정에서는 데이터패스와 인터페이스를 다룹니다.

“전압이 높으면 1”이라는 설명에는 조건이 필요합니다. 어느 범위에서, 어느 시점부터 올바른 논리값을 보장하는지 설명할 수 있어야 합니다.

전압을 논리값으로 해석하는 기준

논리 회로는 $0$과 $1$을 계산하지만, 도선에는 연속적으로 변하는 전압이 걸립니다. 입력 규격에서는 전압이 $V_{IL}$ 이하이면 0, $V_{IH}$ 이상이면 1로 읽도록 정합니다. 두 임계값 사이는 어느 쪽도 보장하지 않는 구간입니다. 실제 허용 전압 범위와 임계값은 소자 데이터시트가 정합니다.

교육용 3.3 V 회로의 예를 들어 봅시다. 다음 수치는 특정 제품의 규격이 아닙니다.

1.4 V가 “세 번째 논리값”인 것은 아닙니다. 디지털 모델이 논리값을 보장하는 전압 범위를 벗어났다는 뜻입니다. 입력이 0에서 1로 전환할 때는 이 구간을 지나므로, 출력을 언제 관찰할지도 정해야 합니다.

출력 기준과 입력 기준 사이의 여유

송신기의 low 출력 전압은 최대 $V_{OL}=0.2\,\mathrm V$, high 출력 전압은 최소 $V_{OH}=2.8\,\mathrm V$라고 가정합시다. 이때 잡음 여유^{i잡음 여유 송신기의 보장 출력 전압과 수신기의 입력 판정 기준 사이의 여유입니다. 정적 전압 규격의 차이로 계산합니다.}는 다음과 같습니다.

low 출력에 +0.4 V의 잡음이 더해져도 수신 전압은 0.6 V이므로 low로 판정되는 범위에 남습니다. 이는 전압 규격과 부하 조건을 만족할 때의 정적인 잡음 여유를 계산한 값입니다. 짧은 펄스나 배선 반사까지 이 수치 하나로 판정하지는 않습니다.

기능과 시간의 조건을 함께 봅니다

AND의 입력이 11이면 출력은 1입니다. 그러나 입력을 바꾼 바로 그 순간의 출력까지 1이라고 보장하지는 않습니다. 각 경로에 있는 게이트의 최대 지연을 더한 뒤, 가장 큰 합을 회로 지연의 상한으로 잡습니다. 두 게이트가 직렬로 연결되고 각각의 최대 지연이 2 ns와 3 ns이면, 이 모델에서는 입력이 안정된 후 최대 5 ns를 기다려야 합니다.

입력을 연결하지 않는 것 역시 0을 넣는 것과 다릅니다. 시뮬레이터의 X는 알 수 없는 값, Z는 고임피던스 구동 상태를 표현하며, 둘 다 실제 전압 하나와 일대일로 대응하지 않습니다. 이 과정의 버튼 실습은 안정된 0/1 모델을 사용합니다.

추가 읽기: MIT OpenCourseWare — The Digital Abstraction

실습 · 잡음 여유의 경계를 직접 넘겨 보기

1. 송신 0을 선택합니다. 출력은 최악 조건의 low 전압 0.20 V로 고정합니다. 잡음을 +0.60 V로 설정하면 수신 전압은 0.80 V이며, 아직 0을 보장합니다.
2. 오른쪽 방향키로 잡음을 10 mV 더 올려 보세요. 수신 전압이 0.81 V가 되면 판정이 ‘보장 없음’으로 바뀝니다. 곧바로 1이 된다는 뜻은 아닙니다.
3. 송신 1에서는 출력 2.80 V에서 잡음을 빼 봅니다. −0.80 V까지는 수신 1을 보장하고, −0.81 V에서는 그렇지 않습니다.
4. 더 큰 잡음으로 반대쪽 유효 영역까지 이동하면 수신기는 정상적인 논리값으로 판정해도 송신한 데이터는 틀릴 수 있습니다. 유효한 전압과 올바른 데이터는 다른 조건입니다.

이 실습에서는 입력이 0~VDD 범위를 벗어나도 그 값을 범위 안으로 제한하지 않습니다. 실제 소자의 허용 입력 범위, 클램프 전류, 과도 펄스 조건은 데이터시트에서 별도로 확인해야 합니다. 여기서는 특정 소자의 파괴나 동적 반응을 예측하지 않습니다.