동기식 상태 전이와 클록의 역할

한 에지에서 상태 전체가 함께 갱신됩니다

동기회로의 상태 벡터를 $Q_k$, 입력을 $X_k$라 하면 핵심 명세는 다음과 같습니다.

F는 다음 상태 함수, G는 출력 함수입니다. 클록은 계산 내용을 정하지 않고, 계산된 다음 상태를 언제 저장할지 정합니다. 여러 레지스터^{i레지스터 여러 비트의 상태를 저장하는 회로입니다. 이 과정의 동기식 레지스터는 클록 에지에서 정해진 입력을 저장합니다. 자세히 보기}가 있으면 모두 같은 이전 상태를 기준으로 자신의 다음 값을 결정한다고 생각하면 됩니다.

Q가 조합 함수 F를 통과해 다음 상태 입력을 만듭니다. 저장한 값은 다음 구간의 Q가 됩니다. 따라서 에지 사이에는 다음 값을 계산하고, 에지에서는 그 값을 저장합니다.

가장 느린 경로를 기준으로 클록 주기를 정합니다

입력 레지스터에서 새 값이 나오는 데에도 시간이 걸리고, 조합회로를 지나 다음 레지스터에 도착하는 데에도 시간이 걸립니다. 다음 에지 전에 setup^{isetup 클록의 캡처 에지 전에 입력 데이터가 안정되어 있어야 하는 최소 시간입니다. 위반하면 저장 결과를 보장할 수 없습니다. 자세히 보기} 여유까지 확보되어야 합니다. 코드를 짧게 썼다는 이유로 높은 클록 주파수가 가능한 것은 아닙니다.

클록 주기 10ns는 100MHz입니다.

단위 변환을 생략하지 마세요. 1ns의 역수는 1GHz이고, 1ps의 역수는 1THz입니다. 시뮬레이션에 지정한 주기는 클록 입력의 시간 간격을 정할 뿐, 실제 회로가 그 주파수로 동작한다는 측정 결과는 아닙니다.

에지 사이의 신호를 해석하기

레지스터 출력은 다음 유효 에지까지 논리 상태를 유지하지만, 조합 출력은 에지 사이에서도 바뀔 수 있습니다. 리셋^{i리셋 상태를 명세한 초기값으로 돌리는 제어입니다. 동기식인지 비동기식인지, 다른 제어보다 우선하는지를 함께 정해야 합니다. 자세히 보기}이 동기식인지 비동기식인지에 따라 상태가 바뀌는 시점에는 예외가 있을 수 있습니다. 이 과정에서 제공하는 실습은 단일 클록과 동기식 리셋을 사용합니다.

입력의 유효 시점, 상태 갱신 시점, 출력의 관찰 시점을 먼저 명세하고 파형을 읽으세요. '클록마다 한 줄씩 코드가 실행된다'는 소프트웨어식 해석보다 상태 방정식이 정확합니다.