実行記録とDDS実習への接続

再現可能な実験を提出します

別の学習者が同じ設計と比較を再現できるよう、ソース・top・パラメータ・入力順・期待値・版・命令・結果を含めます。最初の失敗と復元した正常実行も保持します。

rtl/modulo_tick.sv
rtl/periodic_accumulator.sv
test/tb.sv
evidence/expected.csv
evidence/run.txt

回路をrtl、シミュレーション専用刺激をtestへ置き、ハッシュや不変revisionでソースとログを結びます。入力・ソース識別なしのPASS画像だけでは再現困難です。

Run前に受入条件を書きます

enable=1だけで受理し、N番目の登録pulseに対応する保存sampleを一エッジ後に消費します。resetは保留を破棄しtotalはmodulo 256です。N=1,3、停止、消費時データ変更、保留reset、wrapを独立モデルと全エッジ比較し、現在データ誤消費とenableによる誤抑止も検出します。

実際のDDS経路へ進みます

講義は無料で読めます。DDS実験には現在の構文対応、実行アダプタ、ログインアカウントの実行権限も必要です。Digital Design Studioと導入・初回実行資料から対象環境へ進みます。

表示された対応モードを選びます。制限付き単一クロックRTLが入力行を要求するなら合成可能DUTとその行を供給し、#delay付き汎用テストベンチを上げれば動くと仮定しません。非対応構文・モードは拒否を記録して主張を限定します。実際のpreflight・実行結果・波形/値・保存成果物を確認します。完了印・import・ローカルコンパイル・Runボタン表示は無料アカウントでの完走証拠ではありません。

証拠の範囲を明示します

ローカル結果は『ローカル機能比較通過』です。無料アカウントで製品経路と結果保存を確認してから『DDS無料実習通過』と言えます。一般合成はデバイス実装と別で、物理タイミング・FPGA書込み・製造資格を証明しません。

教材は回路ソースと検証法を提供します。製品受入れ前に実際の無料DDS実習を別途検証してください。再現可能な結果と未解決の製品・ツール制約を簡潔に提出して締めくくります。