学んで、作りましょう。

デジタル論理からRTL、AIハードウェア、アナログ回路設計まで。

デジタル信号と AND・OR・XOR などの論理ゲートから始め、組合せ回路、ラッチ・フリップフロップ、カウンタ、状態機械を設計します。真理値表・数式・回路・波形を結び付け、RTL 実習で検証します。選択制の発展編ではデータパスとインターフェースまで広げます。

デジタル論理回路で学んだ回路をSystemVerilogで表現します。型・幅・符号、組合せ・順序論理、モジュール・パラメータ・generateを扱い、独立したテストベンチで境界条件や失敗するケースを検証します。最後に周期パルスと累算器を接続し、再現可能な実行記録を完成させます。

数値とサイクルの契約を定義し、ALU、コントローラ、パイプライン、ready-validバッファを設計します。実行可能な参照モデルを使う4つの実習で、算術の境界、ストール、FIFO、順序を検証し、ストリーミング演算の総合課題に取り組みます。

符号付きMAC演算、入力のスキュー、処理要素からパラメータ化した行列乗算アレイを構築し、タイリング、フロー制御、エッジごとの厳密な動作を検証します。

畳み込みの添字と整数の数値契約を学び、ストリーミングウィンドウ、PEへの割り当て、タイリングへ進みます。値、スケジュール見積もり、通信量を区別し、実行可能な参照モデルと小さな推論経路を検証します。

低電圧アナログ設計の実践的な基礎を学びます。DC回路網を解き、過渡応答と周波数応答を予測し、トランジスタのバイアス、帰還増幅器、フィルタを設計して、モデルの限界を明示したセンサ信号経路を検証します。