負帰還と仮想短絡の条件

開ループの式

電圧帰還オペアンプは、出力が許容範囲内のDCで$V_o=A(V_+-V_-)$と近似できます。大きな開ループ利得は小さい差動入力で大きな出力を要求できるという意味です。入力が自動的に等しいわけではありません。実デバイスには入力バイアス電流と同相制限もあります。

負帰還は出力変化を反転入力へ戻し、差動誤差を減らします。十分な利得と出力余裕を持つ安定した線形帰還ループではV−がV+へ近づきます。これが「仮想短絡」近似です。入力を配線で短絡しておらず、出力飽和、入力同相範囲超過、ループ不安定では成立しません。

有限利得の例

フォロワでは出力をV−へ直結し、VinをV+へ加えます。$V_o=A(V_{in}-V_o)$から利得A/(1+A)です。A = 100000、Vin = 1 Vなら出力0.999990 V、差動入力約10 μVです。1 Vに近いのはループが誤差を修正できるためで、開ループ式が消えたからではありません。

3.3 V電源で許容出力0.2–3.1 Vを仮定すると、3.2 Vのフォロワ出力要求は違反し、小誤差予測は無効です。この限界は教材値で、実部品にはデータシート条件、出力負荷、温度が必要です。

帰還方向を確認する

出力が少し増えたと考えます。フォロワではV−が増え、入力差が減り、要求出力が下がります。負帰還です。出力をV+へ接続すると増加を強め、コンパレータ的状態へ駆動し得ます。仮想短絡規則でその接続を修正はできません。

抵抗利得の計算前に帰還経路を描き、入出力限界を特定します。増幅器構造と補償要件の違いはTIの利得・帯域説明を参照します。