डिज़ाइन जाँच: चयन परिपथ की समतुल्यता और अवलोकन समय

शर्तें पढ़ें और समय क्रम बनाएँ

संयोजन आउटपुट $y=\overline s a+sb$ है और sampled_y उदयी किनारे^{iउदयी किनारा (rising edge) क्लॉक के 0 से 1 होने का क्षण। यह CLK=1 के पूरे स्तर-अंतराल से अलग है। विस्तार से पढ़ें} पर y संग्रहित करता है। मानें कि पहले $a=1,b=0,s=0$ एक बार संग्रहित हुआ। उसके बाद दो क्लॉक एजों के बीच s को 1 करें।

प्रश्न इनपुट स्थिर होने और संयोजन विलंब बीतने के बाद, लेकिन अगली उदयी एज से पहले के मान पूछता है। कार्यात्मक सूत्र की समतुल्यता और रजिस्टर^{iरजिस्टर कई बिटों की अवस्था संग्रहित करता है। इस पाठ्यक्रम के तुल्यकालिक रजिस्टर निर्धारित इनपुट को क्लॉक एज पर संग्रहित करते हैं। विस्तार से पढ़ें} का अवलोकन समय अलग सत्यापन विषय हैं।

नीचे प्रश्न की शर्तों का अवलोकन क्रम है। a=1, b=0। जिस अंतराल में संयोजन और संग्रहित आउटपुट अलग हैं, समझाएँ कि कौन सा वर्तमान इनपुट और कौन सा पिछली कैप्चर अवस्था दर्शाता है।

अतिरिक्त डिज़ाइन प्रश्न

1. y=(a & ~s) | (b & s) वाला परिपथ एक-बिट MUX^{iमल्टीप्लेक्सर चयन संकेत के अनुसार कई इनपुटों में से एक को आउटपुट से जोड़ने वाला संयोजन परिपथ। चयन बिट और इनपुट संख्या का संबंध विनिर्दिष्ट करना चाहिए। विस्तार से पढ़ें} के समान है, यह आठ संयोजनों से सिद्ध करें।
2. sampled_y हटाने पर कार्यात्मक सूत्र बना रहता है, लेकिन कौन सा समय-संबंधी गुण समाप्त होता है?
3. s का संक्रमण उदयी एज के बहुत पास हो तो आदर्श RTL मान अकेले वास्तविक हार्डवेयर की गारंटी क्यों नहीं देता?