Zustandsautomaten: Zustand, Transition und Ausgabe trennen

Zustand fasst nur die nötige Vergangenheit zusammen

Wenn aktuelle Eingaben den Ausgang nicht vollständig bestimmen, definieren wir gespeicherten Zustand. Statt der ganzen Historie unterscheiden wir nur Informationen, die das zukünftige Verhalten beeinflussen.

Betrachten wir einen Arbeitscontroller: IDLE wartet auf eine Anforderung, BUSY verarbeitet sie, DONE meldet einen Zyklus lang den Abschluss.

busy und done sind Ausgänge des aktuellen Zustands. Wird in BUSY Abschluss erkannt, wechselt der Zustand nach der Flanke nach DONE und done wird 1. Dies ist eine Moore-Ausgabe.

Jede Spalte dokumentiert eine steigende Flanke^{iSteigende Flanke Übergang des Takts von 0 auf 1. Nicht zu verwechseln mit dem gesamten hohen Pegelintervall CLK=1. Mehr erfahren}. Eingänge gelten unmittelbar davor, Zustände mit „after“ unmittelbar nach der Aktualisierung. Die Spalten zeigen die Reihenfolge der Abtastungen, keine physische Laufzeit^{iLaufzeit Zeit nach einer Eingangsänderung, bis der Ausgang auf dem richtigen Wert stabil ist. Logische Äquivalenz und zeitliche Eigenschaften sind getrennte Aussagen. Mehr erfahren}. Anfangs IDLE. Nach Annahme von work_done wird DONE erreicht und done=1. Auf DONE folgt unabhängig von start IDLE.

RTL trennt Transition und Speicherung

typedef enum logic [1:0] {IDLE, BUSY, DONE} state_t;
state_t state, next_state;
always_comb begin
  next_state = state;
  case (state)
    IDLE: if (start) next_state = BUSY;
    BUSY: if (work_done) next_state = DONE;
    DONE: next_state = IDLE;
    default: next_state = IDLE;
  endcase
end
always_ff @(posedge clk)
  if (rst) state <= IDLE;
  else state <= next_state;
assign busy = (state == BUSY);
assign done = (state == DONE);

Das SystemVerilog-Beispiel erläutert die Steuerstruktur. Die Erzeugung von work_done im angeschlossenen Verarbeiter und die Eingangssynchronisation sind gesondert zu implementieren.

Leicht übersehene Spezifikationsfragen

Diese Schaltung ignoriert start in BUSY und DONE. Soll gleichzeitig mit Abschluss eine neue Anforderung angenommen werden, muss zuerst die Tabelle geändert werden. Mealy-Ausgänge nutzen Zustand und aktuelle Eingabe und können schnell reagieren, benötigen aber Prüfung von Timing und Glitches. Binär- oder One-hot-Codierung^{iOne-hot Darstellung mit genau einer 1 unter mehreren Bits. Die Variante, die auch nur Nullen erlaubt, heißt one-hot-or-zero. Mehr erfahren} und Moore/Mealy sind unabhängige Entscheidungen.