Flipflops, Enable und Steuerprioritäten

Ein Register speichert die Folgezustandsfunktion

$Q_k$ bezeichnet den Zustand vor der Flanke, $D_k$ den dort übernommenen Eingang und $Q_{k+1}$ den Zustand danach. Für ein Register^{iRegister Speichert einen Zustand aus mehreren Bits. Die synchronen Register dieses Kurses übernehmen festgelegte Eingaben an Taktflanken. Mehr erfahren} mit reset vor enable gilt:

Bei enable=0 bleibt der gespeicherte Wert trotz D-Änderungen erhalten. Diesen Haltepfad im sequenziellen RTL nicht eigens zuzuweisen ist etwas anderes als eine fehlende kombinatorische Zuweisung: Halten gehört zur Registerspezifikation.

module enabled_register (
  input logic clk, rst, en,
  input logic [7:0] d,
  output logic [7:0] q
);
  always_ff @(posedge clk) begin
    if (rst) q <= 8'b0;
    else if (en) q <= d;
  end
endmodule

Dies ist synchroner active-high-Reset. Sind reset und enable an derselben Flanke 1, wird 0 gespeichert. Eine andere Reihenfolge ändert die Funktion; Priorität muss deshalb in Code und Tests stehen, nicht nur im Kommentar.

Jede Spalte dokumentiert eine steigende Flanke^{iSteigende Flanke Übergang des Takts von 0 auf 1. Nicht zu verwechseln mit dem gesamten hohen Pegelintervall CLK=1. Mehr erfahren}. Eingänge gelten davor, Zustände mit „after“ unmittelbar danach. Die Spalten zeigen Abtastreihenfolge, keine physische Laufzeit^{iLaufzeit Zeit nach einer Eingangsänderung, bis der Ausgang auf dem richtigen Wert stabil ist. Logische Äquivalenz und zeitliche Eigenschaften sind getrennte Aussagen. Mehr erfahren}. Anfangs Q=0xA5: erste Spalte Halten, zweite Schreiben, dritte gleichzeitiges reset und enable.

Enable ist kein Signal zum direkten Abschneiden des Takts

Ein beliebiges gated_clk = clk & en kann bei en-Änderungen kurze Impulse oder unerwartete Flanken erzeugen. Welche Zelle Clock-enable-RTL realisiert, bestimmen Synthese und Implementierung. Clock-Gating zur Energieeinsparung ist gesondert mit geeigneten Zellen und Timing-Prüfung zu entwerfen.

Prioritäten werden sichtbar, wenn reset, load und enable zusammentreffen. Jedes Steuersignal nur einzeln zu aktivieren genügt nicht. Beispielsweise muss q=A5 bei en=0, d=3C halten und an der nächsten Flanke mit en=1 3C übernehmen.