Altifigence Academy
← Mein Lernbereich

Grundlagen des RTL-Entwurfs

Kursübersicht

Kursübersicht
01RTL und Modulverträge
RTL: gleichzeitig arbeitende Schaltungen beschreibenKonzept
Signale und Ports: Vertrag über Breite, Richtung und ZeitKonzept
Module, Ports und Instanzen: Verbindungen als VerträgeKonzept
Verständnisprüfung: kombinatorischer und gespeicherter AusgangWissensprüfung
02Typen, Bitbreiten, Vorzeichen und Ausdrücke
logic, wire, X/Z und ausdrückliche BitbreitenKonzept
Vektorindizes, Bitreihenfolge und VorzeichenKonzept
Breiten von Slices, Konkatenation und WiederholungKonzept
Zweierkomplement, Vorzeichenerweiterung und OverflowKonzept
Verständnisprüfung: Wertebereich und ErweiterungWissensprüfung
03Vollständige kombinatorische RTL und Prüfung
Kombinatorisches RTL und vollständige ZuweisungenKonzept
Encoder und Priorität: Eine von mehreren Anforderungen wählenKonzept
MUX-Verifikation: Vollprüfung und EigenschaftenKonzept
Entwurfsprüfung: Auswahläquivalenz und BeobachtungszeitWissensprüfung
04Zustand, Zuweisungen und Resetpriorität
Flipflops, Enable und SteuerprioritätenKonzept
Nichtblockierende Zuweisung und gleichzeitige ZustandsaktualisierungKonzept
Modulo- und Sättigungszähler mit EndimpulsKonzept
Labor: Reset, Umlauf und Invarianten eines Zählers prüfenÜbung
Entwurfsprüfung: Breite, Priorität und UmlaufgrenzenWissensprüfung
05Parameter und statische Strukturerzeugung
parameter, localparam, $clog2 und GrenzkonfigurationenKonzept
generate: mit Schleifen statische Schaltungen aufbauenKonzept
function automatic und wiederverwendbare AusdrückeKonzept
Verständnisprüfung: N=1 und BreiteWissensprüfung
06Testbenches und unabhängige Prüfung
Abtastzeitpunkte und Kausalität im ZeitdiagrammKonzept
Übung: eine Testbench, die Fehler selbst meldetÜbung
Prüfplanung, Coverage und unabhängige ReferenzenKonzept
Zähler debuggen und Gegenbeispiele minimierenKonzept
Verständnisprüfung: Referenzen und WettläufeWissensprüfung
07Modulverbindungen und integrierte Übung
Zustandsautomaten: Zustand, Transition und Ausgabe trennenKonzept
Abschlussentwurf: Überlappende 101-Muster erkennenKonzept
Ready/valid und ein elastischer EinplatzpufferKonzept
Multiply-add-Pipeline und DatenausrichtungKonzept
Integrierte Übung: periodische Impulse und freigegebener AkkumulatorÜbung
08Werkzeugdiagnosen und Aussagekraft der Ergebnisse
Setup, Hold und ZeitbudgetKonzept
Taktdomänengrenzen und MetastabilitätKonzept
Kompilierung, lint und Synthese: Aussagekraft der DiagnosenKonzept
Ausführungsprotokolle und Weiterarbeit im DDSKonzept
Abschlussprüfung: Funktion und AusführungsnachweiseWissensprüfung

Deine Auswahl gilt für diesen Browser. Du kannst sie jederzeit in der Fußzeile ändern.

Notwendiger Speicher

Unterstützt sichere Anmeldung, angeforderte Lernaufzeichnungen und Anzeigeeinstellungen sowie Datenschutzauswahl.

Immer aktiv

Keine Werbe- oder Analyse-Tracker. Deine Auswahl wird 180 Tage gespeichert und ist von Anmeldung und Zustimmung zu Bedingungen getrennt.