Altifigence Academy
← Meu aprendizado

Fundamentos de projeto RTL

Sumário do curso

Sumário do curso
01RTL e contratos de módulos
RTL: descrever circuitos concorrentesConceito
Sinais e portas: contratos de largura, direção e tempoConceito
Módulos, portas e instâncias: conexões como contratosConceito
Verificação: saída combinacional e armazenadaVerificação
02Tipos, larguras, sinal e expressões
logic, wire, X/Z e larguras explícitasConceito
Índices de vetor, ordem de bits e sinalConceito
Larguras de fatias, concatenação e repetição de bitsConceito
Complemento de dois, extensão de sinal e overflowConceito
Verificação: intervalo e extensão explícitaVerificação
03RTL combinacional completo e verificação
RTL combinacional e atribuições completasConceito
Codificadores e prioridade: escolha uma entre várias solicitaçõesConceito
Verificação do MUX: teste exaustivo e propriedadesConceito
Verificação de projeto: equivalência de seleção e instante de observaçãoVerificação
04Estado, atribuições e prioridade de reset
Flip-flops, enable e prioridade de controleConceito
Atribuições não bloqueantes e atualização simultâneaConceito
Contadores modulares, saturação e pulsos de términoConceito
Prática: verifique reset, retorno modular e invariantes do contadorPrática
Verificação de projeto: limites de largura, prioridade e retornoVerificação
05Parâmetros e geração de estruturas estáticas
parameter, localparam, $clog2 e configurações limiteConceito
generate: construir circuitos estáticos com laçosConceito
function automatic e expressões reutilizáveisConceito
Verificação: N=1 e larguraVerificação
06Bancos de teste e verificação independente
Instantes de amostragem e causalidade nas formas de ondaConceito
Prática: banco de teste que relata suas falhasPrática
Plano de verificação, cobertura e referência independenteConceito
Depuração do contador e contraexemplos mínimosConceito
Verificação: referências e corridasVerificação
07Composição de módulos e prática integrada
Máquinas de estados: separe estado, transição e saídaConceito
Projeto integrado: detector do padrão 101 com sobreposiçãoConceito
Ready/valid e um buffer elástico de uma posiçãoConceito
Pipeline de multiplicação e soma e alinhamento de dadosConceito
Prática integrada: pulsos periódicos e acumulador habilitadoPrática
08Diagnósticos e alcance dos resultados
Setup, hold e orçamento temporalConceito
Cruzamentos de domínios de clock e metaestabilidadeConceito
Compilação, lint e síntese: alcance dos diagnósticosConceito
Registros de execução e continuação no DDSConceito
Verificação final: funcionamento e evidênciasVerificação

Sua escolha vale neste navegador. Altere-a a qualquer momento no rodapé.

Armazenamento necessário

Permite login seguro, registros e configurações solicitados e suas escolhas de privacidade.

Sempre ativo

Não usamos rastreadores de publicidade ou análise. Sua escolha é salva por 180 dias, separada do login e da aceitação de termos.