Altifigence Academy
← 내 강의실

RTL 설계 기초

학습 목차

학습 목차
01RTL과 모듈의 계약
RTL: 동시에 동작하는 회로를 기술하기개념
신호와 포트: 폭·방향·시간의 계약개념
모듈·포트·인스턴스: 연결을 계약으로 읽기개념
이해 확인: 조합 출력과 저장된 출력이해 확인
02타입·폭·부호와 표현식
logic·wire·X/Z와 명시적인 비트 폭개념
벡터 인덱스, 비트 순서와 부호개념
슬라이스·연결·반복 연산의 폭개념
2의 보수, 부호 확장과 오버플로개념
이해 확인: 표현 범위와 명시적인 확장이해 확인
03완전한 조합 RTL과 검증
조합 RTL과 완전한 대입개념
인코더와 우선순위: 여러 요청 중 하나 고르기개념
MUX 검증: 전수 검사와 속성개념
설계 확인: 선택 회로의 등가성과 관찰 시점이해 확인
04상태·대입·리셋의 우선순위
플립플롭, enable과 제어 우선순위개념
Nonblocking 대입과 동시 상태 갱신개념
모듈러·포화 카운터와 종료 펄스개념
실습: 카운터의 리셋·순환·불변식 검증실습
설계 확인: 폭·우선순위·순환의 경계이해 확인
05매개변수와 정적 구조 생성
parameter·localparam·$clog2와 경계 설정개념
generate: 반복문으로 정적 회로 만들기개념
function automatic과 표현식의 재사용개념
이해 확인: N=1과 비트 폭이해 확인
06테스트벤치와 독립 검증
파형의 샘플링 시점과 인과관계개념
실습: 스스로 실패를 보고하는 테스트벤치실습
검증 계획, 커버리지와 독립 참조 모델개념
카운터 디버깅과 최소 반례개념
이해 확인: 참조 모델과 레이스이해 확인
07모듈 연결과 종합 실습
상태 기계: 상태·전이·출력의 분리개념
종합 설계: 겹치는 101 패턴 검출기개념
Ready/valid와 1칸 탄력 버퍼개념
곱셈·덧셈 파이프라인과 데이터 정렬개념
종합 실습: 주기 펄스와 enable 누산기 연결실습
08도구 진단과 결과의 범위
Setup·hold와 타이밍 예산개념
클록 도메인 경계와 metastability개념
컴파일·lint·합성: 진단이 증명하는 범위개념
실행 기록과 DDS 실습으로 이어가기개념
최종 확인: 기능 통과와 실행 증거이해 확인

선택은 이 브라우저에만 적용됩니다. 언제든 푸터에서 변경할 수 있습니다.

필수 저장소

로그인 보안, 요청한 학습 기록·화면 설정, 동의 선택 저장에 사용됩니다.

항상 사용

광고·분석 추적기는 사용하지 않습니다. 선택은 180일간 저장되며 로그인·약관 동의와는 별개입니다.