4 / 37 · 이해 확인
이해 확인: 조합 출력과 저장된 출력
입력을 바꾼 시점과 레지스터를 관찰하는 시점을 구분합니다.
내용은 무료로 볼 수 있습니다. 수강 신청하면 학습 기록을 저장할 수 있어요.
조합 경로와 레지스터 경로가 언제 갱신되는지 먼저 적고 문제를 풀어 보세요.
assign y = a; always_ff @(posedge clk) q <= y;에서 상승 에지 이후 a를 0에서 1로 바꾸면 다음 에지 전의 결과는 무엇인가요? 조합 경로가 안정된 뒤 관찰합니다.
assign은 현재 입력으로 조합 결과를 계산합니다. always_ff는 지정한 에지에서만 q를 갱신합니다. 타입 이름 logic만으로 레지스터가 만들어지지 않습니다.
✓ 이해 확인 완료