36 / 37 · अवधारणा
निष्पादन रिकॉर्ड और DDS अभ्यास में आगे बढ़ना
अभ्यास दोहराने के लिए स्रोत, इनपुट, अपेक्षा, विफलता और संस्करण साथ दें।
पाठ पढ़ना मुफ़्त है। प्रगति सेव करने के लिए नामांकन करें।
दोहराने योग्य प्रयोग दें
दूसरा शिक्षार्थी वही परिपथ और तुलना दोहरा सके। स्रोत, top, पैरामीटर, इनपुट समयसूची, अपेक्षा, संस्करण, कमांड और परिणाम शामिल करें। पहली त्रुटि और बहाल सफल रन रखें। संभव संरचना:
rtl/modulo_tick.sv
rtl/periodic_accumulator.sv
test/tb.sv
evidence/expected.csv
evidence/run.txtपरिपथ rtl में और केवल सिमुलेशन उत्तेजना test में रखें। Hash या अपरिवर्तनीय स्रोत revision से लॉग जोड़ें। बिना इनपुट और स्रोत पहचान वाला PASS चित्र दोहराने को पर्याप्त नहीं।
Run से पहले स्वीकृति शर्तें
केवल enable पर स्वीकार करें; हर N स्वीकृति पर pulse, सुरक्षित sample एक किनारा बाद उपयोग हो। रीसेट लंबित घटना हटाए, total modulo 256 हो। N=1,3, विराम, उपयोग के समय बदला बाहरी डेटा, लंबित रीसेट और घूमना हर किनारे स्वतंत्र मॉडल से जाँचें। वर्तमान डेटा उपयोग और गलत enable रोक पकड़ें।
| रिकॉर्ड | सामग्री |
|---|---|
| स्रोत | DUT निर्भरता, टेस्टबेंच, hash/revision |
| सेटिंग | top, N, क्लॉक/समय, रीसेट नीति |
| इनपुट | हर किनारे reset, enable, sample |
| अपेक्षा | अवलोकन बाद pulse, total |
| रन | असली औज़ार/संस्करण, कमांड, status, लॉग |
| त्रुटि | Mutation, पहला अंतर, बहाल स्रोत पहचान |
DDS के वास्तविक उत्पाद मार्ग पर जाएँ
पाठ पढ़ना मुफ़्त है। DDS प्रयोग मौजूदा वाक्यरचना, निष्पादन adapter और खाते के अधिकार पर भी निर्भर है। Digital Design Studio और स्थापना तथा पहली बार चलाने का मार्गदर्शन खोलें। उत्पाद में दिखा समर्थित mode चुनें। सीमित एक-क्लॉक RTL के लिए इनपुट पंक्तियाँ माँगे तो संश्लेषण योग्य DUT और वे पंक्तियाँ दें; सामान्य #delay टेस्टबेंच चलने की धारणा न रखें। अस्वीकृति लिखें और दावा सीमित करें।
निष्पादन बाद वास्तविक preflight, सिमुलेटर परिणाम, मान/वेवफ़ॉर्म और सुरक्षित artifact देखें। पाठ पूर्ण, आयात, स्थानीय कम्पाइल या Run बटन से मुफ़्त खाते का प्रयोग पूरा साबित नहीं होता।
प्रमाण की सीमा स्पष्ट रखें
स्थानीय सिमुलेटर के लिए कहें कि स्थानीय कार्यात्मक तुलना पास हुई। मुफ़्त खाता उत्पाद मार्ग पूरा करके अपेक्षित परिणाम सुरक्षित करे तभी DDS मुफ़्त अभ्यास सफल कहें। सामान्य संश्लेषण उपकरण कार्यान्वयन या भौतिक timing, प्रोग्राम FPGA अथवा निर्माण का प्रमाण नहीं। पाठ स्रोत और जाँच तरीके देता है; उत्पाद स्वीकारने से पहले DDS रास्ता अलग जाँचें। दोहराने योग्य परिणाम और बाकी सीमाएँ प्रस्तुत करें।