Записи выполнения и продолжение практики DDS

Передайте воспроизводимый эксперимент

Другой учащийся должен восстановить ту же схему и сравнения. Приложите исходники, верхний модуль, параметры, расписание входов, ожидания, версию, команды и результат. Сохраните первый отказ и восстановленный успешный запуск. Возможная структура:

rtl/modulo_tick.sv
rtl/periodic_accumulator.sv
test/tb.sv
evidence/expected.csv
evidence/run.txt

Схемы находятся в rtl, стимулы только для моделирования — в test. Свяжите журнал и исходники hash или неизменяемой ревизией. Снимка PASS без входов и идентичности исходника недостаточно для воспроизведения.

До Run определите условия приёмки

Принимайте только с enable; каждый N-й приём создаёт pulse, сохранённый sample потребляется через один фронт. Сброс удаляет ожидание, total работает по модулю 256. Сравните каждый фронт независимой моделью для N=1,3, пауз, изменения внешних данных при потреблении, сброса ожидания и переполнения. Выявляйте текущие вместо сохранённых данных и неверную блокировку enable.

Продолжайте по настоящему пути DDS

Уроки доступны для бесплатного чтения. Эксперимент DDS дополнительно зависит от текущего синтаксиса, адаптера выполнения и доступа учётной записи. Используйте Digital Design Studio и руководство установки и первого запуска. Выберите поддерживаемый режим продукта. Если требуются строки входов для ограниченной RTL с одним тактом, передайте синтезируемый DUT и строки; не предполагайте поддержку универсального стенда #delay. Запишите отклонение и ограничьте вывод.

После выполнения проверьте реальный preflight, результат симулятора, значения/осциллограмму и сохранённый артефакт. Завершённый урок, импорт, локальная компиляция или кнопка Run не подтверждают завершённую практику бесплатной учётной записи.

Явно указывайте границы подтверждений

Локальный симулятор позволяет сообщить об успешных локальных функциональных сравнениях. Только бесплатная учётная запись, прошедшая продуктовый путь и сохранившая ожидаемые результаты, подтверждает успешную бесплатную практику DDS. Общий синтез не является реализацией устройства или доказательством физического времени, программирования FPGA либо производства. Курс даёт исходники и методы; отдельно проверьте DDS до приёмки продукта. Передайте воспроизводимый результат и оставшиеся ограничения.