22 / 24 · 개념

비트가 출력까지 이동하는 시간

입력 비트가 각 저장 단계를 지나는 에지를 셉니다.

학습 목표

q=000에서 첫 입력만 1, 이후 입력은 모두 0으로 두세요. 이 1은 첫 상승 에지 뒤 q[0], 두 번째 뒤 q[1], 세 번째 뒤 q[2]에 있습니다. 네 번째 에지 뒤에는 q 밖으로 빠집니다.

입력을 샘플한 첫 에지를 포함하면 세 번째 샘플 시점에 q[2]에서 보입니다. 첫 저장 에지부터 세 번째 에지까지의 시간은 두 클록 주기입니다. 지연을 말할 때 기준 시점을 함께 적으세요.

에지 번호	din	에지 뒤 q	1의 위치
1	1	001	q[0]
2	0	010	q[1]
3	0	100	q[2]
4	0	000	q에서 빠짐

3비트 시프트 레지스터는 최근 세 샘플을 보관합니다. 비트가 움직인다고 모든 과거 입력을 무한히 저장하는 것은 아닙니다. 단계 수를 늘리면 보관하는 샘플 수와 출력까지의 에지 수도 달라집니다.

이 코스의 단순 예제에는 중간에 멈추는 enable이 없습니다. 매 상승 에지마다 이동합니다. 나중에 enable을 넣는다면 멈춘 에지와 실제로 이동한 에지를 구분해 지연을 계산해야 합니다.

첫 에지에서 넣은 1이 q[2]에 보인 직후, din=0인 다음 에지를 만나면 q는 무엇일까요?

해설 보기

000입니다. 이전 q[2]는 연결 식에 포함되지 않아 빠지고 나머지 두 0과 새 0이 남습니다.