6 / 24 · 개념

입력 변화와 샘플링 시점

에지 전후의 y와 sampled_y를 따로 추적합니다.

학습 목표

a=0, b=1이고 sel=0인 값을 한 번 저장했다고 가정합시다. 에지 사이에서 sel을 1로 바꾸면 조합 출력 y는 1을 반영하지만 sampled_y는 이전에 저장한 0을 유지합니다. 다음 상승 에지 뒤에는 둘 다 1입니다.

실제 회로에는 전파 지연과 타이밍 제약이 있습니다. 여기의 표는 그 지연을 측정한 결과가 아니라, 0/1 RTL 모델에서 선택과 저장의 순서를 설명하는 예측입니다.

시점	sel	y	sampled_y
이전 상승 에지 직후	0	0	0
에지 사이	1	1	0
다음 상승 에지 직후	1	1	1

먼저 sel의 변화 시점을 찾고 그때 선택되는 입력을 확인하세요. 다음에 y가 기대값인지 보고, 마지막으로 다음 상승 에지의 sampled_y를 비교합니다. 최종값만 같다고 중간 동작까지 맞는 것은 아닙니다.

클록 에지와 입력을 정확히 같은 순간에 바꾸는 실험은 샘플링 순서를 헷갈리게 합니다. 첫 연습에서는 에지 사이에 입력을 바꾸고 안정된 값을 샘플하도록 구성하세요.

두 상승 에지 사이에서 sel이 0 → 1 → 0으로 돌아오면 sampled_y가 중간 1을 반드시 저장할까요?

해설 보기

아닙니다. 저장 시점은 상승 에지입니다. 중간의 변화는 y에서 보일 수 있지만 에지 전에 사라지면 sampled_y에는 남지 않습니다.