Machines à états : séparer état, transition et sortie

L'état résume seulement le passé nécessaire

Quand les entrées actuelles ne suffisent pas, définissez un état mémorisé. Au lieu de conserver tout l'historique, distinguez seulement ce qui peut changer le comportement futur.

Considérons un contrôleur de lancement et d'achèvement : IDLE attend, BUSY traite, DONE signale la fin pendant un cycle.

busy et done sont des sorties de l'état actuel. Après le front qui accepte l'achèvement en BUSY, l'état devient DONE et done=1 : c'est une sortie de Moore.

Chaque colonne observe un front montant^{iFront montant Instant où l'horloge passe de 0 à 1, distinct du niveau désignant tout l'intervalle CLK=1. En savoir plus}, entrées avant et états after après ; l'alignement n'est pas un retard physique^{iRetard de propagation Temps nécessaire après un changement d'entrée pour que la sortie se stabilise à sa valeur correcte. Équivalence logique et caractéristiques temporelles sont distinctes. En savoir plus}. À partir d'IDLE, accepter work_done mène à DONE et done=1 après le front. Après DONE, on revient à IDLE indépendamment de start.

RTL séparant transition et stockage

typedef enum logic [1:0] {IDLE, BUSY, DONE} state_t;
state_t state, next_state;
always_comb begin
  next_state = state;
  case (state)
    IDLE: if (start) next_state = BUSY;
    BUSY: if (work_done) next_state = DONE;
    DONE: next_state = IDLE;
    default: next_state = IDLE;
  endcase
end
always_ff @(posedge clk)
  if (rst) state <= IDLE;
  else state <= next_state;
assign busy = (state == BUSY);
assign done = (state == DONE);

Cet exemple SystemVerilog explique la structure de contrôle. La génération de work_done par le processeur associé et la synchronisation des entrées restent à réaliser séparément.

Questions facilement oubliées

Ce circuit ignore start en BUSY et DONE. Pour accepter une nouvelle demande à l'achèvement, modifiez d'abord la table. Une sortie de Mealy utilise état et entrées actuelles pour réagir vite, mais exige d'étudier timing et glitches du chemin combinatoire. Encodage binaire/one-hot^{iOne-hot Représentation où exactement un bit vaut 1. Si le motif tout à zéro est aussi autorisé, on parle de one-hot-or-zero. En savoir plus} et classification Moore/Mealy sont deux décisions distinctes.