黃金模型與失敗分類

檢查數值、順序與時間

正確性包含張量形狀、每個輸出編碼、通道與空間順序、傳輸接受與完成。以寬位元整數直接卷積作為黃金參考，再透過另一種結構計算視窗與攤平內積。較少共用程式可減少共同失敗。手算測試資料可抓出兩個模型同時錯誤。

分別比較累加、再量化、ReLU 與池化。累加器不符表示可能是位址、核心順序、群組連接、偏置初始化或位元寬度。累加器相同但輸出編碼不同，表示可能是尺度、零點、捨入或飽和。相同數值位於不同座標，表示可能是輸出順序。只在暫停時失敗，表示可能是狀態前進或背壓。

不符分類範例

3×3 輸入 [1,2,3;4,5,6;7,8,9] 與核心 [1,2;3,4] 產生 [37,47;67,77]。結果 [23,33;53,63] 首項為 23 而非 37，符合反轉核心測試資料。檢查方向。結果 [37,67;47,77] 包含正確數值，卻在轉置座標。檢查列欄順序。這些是診斷線索，不是最終證明：檢查實際位址與乘積。

填補測試選擇角落；中心位置永遠不測越界行為。零點為零時，原始填補錯誤會消失，因此加入非零零點，例如 128，以及非對稱填補。加入有號最小值、大偏置與精確捨入同距案例，揭露小正數樣本漏掉的缺陷。

保留配置、尺度與零點、隨機種子、第一個不符座標，以及預期與實際數值。儲存相關輸入視窗與權重。暫停下，比較被接受輸入與輸出紀錄，找出遺漏與重複。只有數量相等不能證明順序正確。

證據必須符合範圍。Node 練習驗證算術與簡單排程估計。SystemVerilog 語法、模擬、合成、頻率、功耗、已安裝 DDS 的檔案處理，以及模型準確率，都需要各自執行證據。標明未執行項目。下一實作執行邊界測試資料；最後實作比較完整小型路徑，並回報明確量測。