Altifigence Academy
← 我的學習

RTL 設計：資料路徑與管線

學習目錄

學習目錄
01數值與算術契約
將方程式轉成資料路徑契約概念
位元寬度、符號延伸與溢位概念
實作：八位元 ALU 參考模型實作
檢核：進位與有號溢位理解測驗
02暫存器傳輸與控制
在時脈邊緣解讀暫存器傳輸概念
使用 FSM 安排共用資源概念
記憶體請求與回應的時序契約概念
檢核：保留已完成的結果理解測驗
03管線時序與吞吐量
在管線分界儲存完整交易概念
延遲、吞吐量與啟動間隔概念
實作：追蹤兩級管線與空泡實作
檢核：II=1 的意義理解測驗
04Ready-valid 流量控制
接受事件與停頓期間的穩定性概念
設計單槽彈性暫存器概念
實作：檢查 1024 種停頓樣式實作
檢核：計算停頓交易理解測驗
05FIFO 與相依危障邊界
FIFO 空、滿與同時傳輸概念
相依性、資源危障與轉送概念
在清除與重設中維持交易計數概念
檢核：滿 FIFO 中的替換理解測驗
06驗證與串流計算器
結合計分板與局部不變條件概念
總整實作：FIFO 與兩級串流計算器實作
量測效能並審查設計概念
最終檢核：無遺失停頓與排空理解測驗

此選擇適用於本瀏覽器，隨時可從頁尾變更。

必要儲存空間

用於安全登入、您要求的學習紀錄及顯示設定，以及儲存隱私選擇。

一律啟用

不使用廣告或分析追蹤器。選擇保存 180 天，與登入或同意條款無關。