学习，然后动手实现。

从数字逻辑到 RTL、AI 硬件与模拟电路设计。

从数字信号和 AND、OR、XOR 等逻辑门出发，设计组合电路、锁存器、触发器、计数器与状态机。将真值表、公式、电路和波形直接联系起来，并通过 RTL 实验验证。选修进阶部分进一步扩展到数据通路与接口。

用 SystemVerilog 表达数字逻辑电路。学习类型、位宽、符号、组合与时序逻辑、模块、参数及 generate，再用独立测试平台验证边界和失败情况。最后连接周期脉冲与累加器，完成可复现的运行记录。

先规定数值约定和周期约定，再设计 ALU、控制器、流水线以及 ready-valid 缓冲。四个可运行的参考模型实验会检查算术边界、停顿、FIFO 和顺序，最后完成流式计算综合项目。

从有符号乘累加运算、输入错位和处理单元出发，构建参数化矩阵乘法阵列，再验证分块、流量控制和精确的逐时钟沿行为。

先学习卷积索引与整数数值约定，再学习流式窗口、PE 映射和分块。验证可运行参考及小型推理通路，同时区分数值、调度估计与流量。

建立低压模拟设计的实用基础：求解直流网络、预测瞬态和频率响应、设置晶体管偏置、设计反馈放大器与滤波器，并在明确模型限制的前提下验证传感器信号通路。