Altifigence Academy
AI 硬件免费 · 高级

RTL 设计:脉动阵列

从有符号乘累加运算、输入错位和处理单元出发,构建参数化矩阵乘法阵列,再验证分块、流量控制和精确的逐时钟沿行为。

矩阵乘法乘累加(MAC)数据流
我的学习

你将学到什么

  • 将矩阵索引和点积映射到处理单元
  • 选择有符号乘积、累加器和定点输出的位宽
  • 为输入错位的输出驻留型 2×2 和 N×N 阵列安排时序
  • 通过精确的时钟沿约定规定 valid、标签、停顿和复位
  • 使用记分板验证分块边界、带宽和综合项目

开始之前

浏览器练习使用教学模型,不会编译或运行 HDL。如需单独运行提供的源代码,请遵循适用于您操作系统的 Digital Design Studio 指南,并在操作要求时登录。

安装与首次启动 ↗ · 下载 ↗

课程大纲

  1. 矩阵与算术约定
    • 将点积映射到处理单元概念

      区分行、列和归约索引,并计算一个小型参考矩阵。

    • 有符号乘积与累加器位宽概念

      根据操作数最坏取值范围推导累加器位宽。

    • 定点输出策略概念

      区分输入缩放、负数舍入、饱和与回绕。

    • 检查算术约定测验

      根据完整归约长度选择累加器位宽。

  2. 处理单元与有效令牌
    • 单个上升沿的行为约定概念

      明确时钟沿编号、寄存器转发、累加和初始化优先级。

    • 实验:有符号 MAC 处理单元实验

      使用独立模型检查有效操作数、停顿和清零。

    • 有效标志、标签与清空概念

      区分数值零、气泡和来自其他任务的令牌。

    • 检查处理单元控制测验

      找出暂停期间必须保持的状态。

  3. 阵列与输入调度
    • 输出驻留与其他数据流概念

      通过确定 PE 内保留什么,比较存储和传输。

    • 实验:输入错位的 2×2 阵列实验

      为单时钟沿转发延迟建模,并检查每个中间累加器。

    • 扩展到 N×N 并统计完成时钟沿概念

      分别参数化空间尺寸 N 和归约长度 K。

    • 检查调度与完成测验

      区分最后注入与最终结果可用。

  4. 分块、带宽与流量控制
    • 分块与边界填充概念

      将较大矩阵映射到较小网格,并处理零填充与输出掩码。

    • 带宽与有效利用率概念

      区分峰值 MAC 能力与填充、排空、补零和存储器成本。

    • 实验:背压与复位实验

      执行全局暂停、结果保持,以及被中断任务的复位。

    • 检查填充与带宽测验

      区分操作数有效性和结果地址有效性。

  5. 验证与综合项目
    • 记分板与不变量概念

      除了最终矩阵,还检查项、标签、时钟沿和输出传送。

    • 设计有符号和边界测试概念

      结合算术、形状和控制边界,超越单一正常示例。

    • 综合项目:分块 N×N 验证模型实验

      结合任意 N 和 K、填充及暂停,并与独立参考比较。

    • RTL 集成审查与扩展概念

      将教学模型连接到 RTL 接口及验证证据。

你的选择适用于此浏览器,可随时在页脚更改。