AI 하드웨어In preparation
RTL 설계: 시스톨릭 배열
곱셈·누산 처리 요소를 배열로 연결하고, 데이터를 흘려 보내는 작은 행렬곱 가속기를 설계합니다.
행렬곱MAC데이터 흐름
이 코스에서 배우는 것
- 고정소수점 연산과 누산 비트 폭 이해하기
- 재사용 가능한 처리 요소 설계하기
- 배열의 입력 순서와 결과 시점 계산하기
- 데이터 재사용과 메모리 대역폭 분석하기
추천 선행 코스
RTL 설계: 데이터패스와 파이프라인 ↗커리큘럼
- 행렬곱과 고정소수점
- MAC 처리 요소
- 배열과 데이터 스케줄
- 버퍼와 결과 검증