디지털 설계In preparation
RTL 설계: 데이터패스와 파이프라인
연산기와 제어부를 연결하고, 파이프라인으로 처리량을 높이는 작은 연산 시스템을 설계합니다.
데이터패스파이프라인제어부
이 코스에서 배우는 것
- 연산 경로와 제어 상태를 분리하기
- 데이터 전달과 대기 조건 설계하기
- 파이프라인의 지연시간과 처리량 비교하기
- 버퍼와 경계 조건을 포함한 시스템 확인하기
추천 선행 코스
RTL 설계 기초 ↗커리큘럼
- 연산기와 데이터패스
- 상태 머신과 제어부
- 파이프라인 단계와 데이터 전달
- 버퍼·처리량·경계 조건