디지털 논리회로
입력 선택부터 클록과 상태, 데이터 이동까지. 개념과 RTL 실습으로 디지털 회로의 기본 동작을 익힙니다.
이 코스에서 배우는 것
- MUX로 조합논리와 입력 선택 이해하기
- 카운터로 클록·리셋과 상태 변화 살펴보기
- 시프트 레지스터로 데이터 이동과 이전 상태 이해하기
- SystemVerilog 예제를 실행하고 예상한 동작과 파형 비교하기
시작하기 전에
개념 강의는 브라우저에서 바로 읽을 수 있습니다. 실습은 Digital Design Studio Desktop 프로젝트와 실행 권한을 준비하세요. 예제 코드와 입력 파일을 제공합니다.
설치·첫 실행 안내 ↗커리큘럼
- 신호와 선택 회로
- 비트·신호·포트 읽기개념
회로의 입력과 출력, 1비트 값의 의미를 읽습니다.
- 진리표로 선택 규칙 정하기개념
입력 조합을 빠짐없이 나열하고 기대 출력을 정합니다.
- MUX와 관찰 레지스터개념
조합 출력과 클록에 저장되는 출력을 구분합니다.
- RTL 작성과 실습
- 조건 연산자로 MUX 표현하기개념
선택 신호와 두 데이터 입력을 RTL에 연결합니다.
- MUX 시뮬레이션 실습실습
제공된 소스와 입력 파일로 출력을 비교합니다.
- 파형 해석과 확인
- 입력 변화와 샘플링 시점개념
에지 전후의 y와 sampled_y를 따로 추적합니다.
- 놓치지 않는 MUX 테스트개념
선택 신호 반전과 저장 시점 오류를 찾는 사례를 만듭니다.
- MUX 이해 확인이해 확인
선택 회로와 저장 동작의 차이를 확인합니다.
- 숫자와 시간
- 비트 폭과 이진수개념
2비트가 표현하는 값과 비트 위치를 읽습니다.
- 클록 에지와 상태개념
입력 변화와 레지스터 갱신 시점을 구분합니다.
- 카운터와 동기식 리셋개념
이전 상태로 다음 상태를 계산하는 방법을 배웁니다.
- 상태 갱신과 실습
- 이전 값으로 다음 값 계산하기개념
비차단 대입과 리셋의 우선순위를 코드로 읽습니다.
- 카운터 시뮬레이션 실습실습
리셋 이후 증가와 순환을 파형으로 확인합니다.
- 경계값과 디버깅
- 최댓값 다음에는 무엇이 올까개념
비트 폭을 넘는 덧셈과 순환을 계산합니다.
- 리셋과 증가 오류 찾기개념
초기값·리셋·첫 에지를 순서대로 점검합니다.
- 카운터 이해 확인이해 확인
비트 폭과 순환 규칙을 확인합니다.
- 비트와 데이터 흐름
- 벡터의 방향과 비트 번호개념
q[2:0]과 슬라이스가 나타내는 위치를 읽습니다.
- 직렬 입력을 시간 순서로 읽기개념
한 번에 한 비트씩 들어오는 입력을 표로 정리합니다.
- 시프트 레지스터의 상태 변화개념
이전 비트를 옮기고 새 비트를 넣는 규칙을 배웁니다.
- 연결 연산과 실습
- 슬라이스와 연결 연산개념
중괄호 안의 비트가 새 레지스터에 놓이는 순서를 읽습니다.
- 시프트 레지스터 실습실습
직렬 입력과 q의 변화를 함께 추적합니다.
- 지연과 오류 찾기
- 비트가 출력까지 이동하는 시간개념
입력 비트가 각 저장 단계를 지나는 에지를 셉니다.
- 방향·리셋·입력 순서 점검개념
한 비트 패턴으로 뒤집힌 연결을 찾아냅니다.
- 시프트 레지스터 이해 확인이해 확인
갱신 전 값으로 다음 상태를 계산합니다.