Altifigence Academy
デジタル設計In preparation

RTL設計の基礎

回路動作をRTLで表現し、再利用可能なモジュールを一つの設計にまとめます。

SystemVerilogモジュール設計シミュレーション

このコースで学ぶこと

  • 信号・ビット幅・演算子を適切に使う
  • 組合せ論理と順序論理を分けて記述する
  • モジュールのインターフェースとパラメータを設計する
  • 入力シナリオと波形で動作を確認する

推奨する前提コース

デジタル論理回路 ↗

カリキュラム

  1. 信号とSystemVerilogの式
  2. 組合せ・順序RTL
  3. モジュールとインターフェース
  4. シミュレーションと設計確認

選択はこのブラウザに適用されます。フッターからいつでも変更できます。