數位設計In preparation
RTL 設計基礎
以 RTL 表達電路行為，將可重用模組連接成完整設計。
SystemVerilog模組設計模擬
您將學到什麼
- 正確使用訊號、位元寬度與運算子
- 分別撰寫組合邏輯與循序邏輯
- 設計模組介面與參數
- 使用輸入情境與波形檢查行為
建議的先修課程
數位邏輯電路 ↗課程大綱
- 訊號與 SystemVerilog 運算式
- 組合與循序 RTL
- 模組與介面
- 模擬與設計檢查
Altifigence Academy
Altifigence Academy
以 RTL 表達電路行為，將可重用模組連接成完整設計。