Model acuan dan klasifikasi kegagalan

Periksa nilai, urutan, dan waktu

Kebenaran mencakup bentuk tensor, setiap kode keluaran, urutan kanal/spasial, penerimaan transfer, dan penyelesaian. Gunakan konvolusi langsung bilangan bulat lebar sebagai acuan dan hitung jendela serta hasil kali titik rata melalui struktur lain. Lebih sedikit kode bersama mengurangi kegagalan bersama. Fixture yang dihitung manual dapat mendeteksi kedua model yang sama-sama salah.

Bandingkan akumulasi,kuantisasi ulang,ReLU,dan pooling secara terpisah. Ketidakcocokan akumulator mengisyaratkan pengalamatan,urutan kernel,konektivitas kelompok,inisialisasi bias,atau lebar. Akumulator sama dengan kode keluaran berbeda mengisyaratkan skala,titik nol,pembulatan,atau saturasi. Nilai sama pada koordinat berbeda mengisyaratkan urutan keluaran. Kegagalan hanya saat jeda mengisyaratkan kemajuan keadaan atau tekanan balik.

Contoh klasifikasi ketidakcocokan

Masukan 3×3 [1,2,3;4,5,6;7,8,9] dan kernel [1,2;3,4] menghasilkan [37,47;67,77]. Hasil [23,33;53,63] dimulai dengan 23 alih-alih 37, cocok dengan fixture kernel terbalik. Periksa orientasi. Hasil [37,67;47,77] berisi nilai benar pada koordinat tertransposisi. Periksa urutan baris/kolom. Ini petunjuk diagnosis, bukan bukti akhir: periksa alamat dan hasil perkalian sebenarnya.

Pilih sudut untuk uji padding; posisi tengah tidak pernah menguji perilaku di luar batas. Kesalahan padding mentah menghilang saat titik nol nol, jadi sertakan titik nol bukan nol seperti 128 dan padding asimetris. Tambahkan nilai minimum bertanda, bias besar, dan nilai tengah pembulatan tepat untuk mengungkap cacat yang dilewatkan sampel positif kecil.

Simpan konfigurasi,skala/titik nol,seed acak,koordinat pertama yang tidak cocok,nilai harapan,dan nilai sebenarnya. Simpan jendela masukan serta bobot terkait. Saat jeda,bandingkan catatan masukan/keluaran yang diterima untuk mendeteksi item hilang dan duplikat. Jumlah sama saja tidak membuktikan urutan benar.

Sesuaikan bukti dengan cakupan. Latihan Node memverifikasi aritmetika dan perkiraan jadwal sederhana. Sintaks SystemVerilog,simulasi,sintesis,frekuensi,daya,penanganan berkas DDS terpasang,dan akurasi model masing-masing memerlukan bukti eksekusi tersendiri. Tandai item yang belum dijalankan. Praktikum berikutnya menjalankan fixture sudut; praktikum terakhir membandingkan jalur kecil lengkap dan melaporkan pengukuran eksplisit.